[发明专利]形成具有高介电常数的结构的方法和具有高介电常数的结构

说明书

优先权主张

本申请案主张2006年11月16日申请的“形成具有高介电常数的结构的方法、具有高介电常数的结构、包含所述结构的电容器和形成所述电容器的方法(METHOD OFFORMING A STRUCTURE HAVING A HIGH DIELECTRIC CONSTANT，A STRUCTUREHAVING A HIGH DIELECTRIC CONSTANT，A CAPACITOR INCLUDING THESTRUCTURE，AND METHOD OF FORMING THE CAPACITOR)”的第11/600,695号美国专利申请案的申请日期的权益。

技术领域

本发明的实施例涉及形成具有高介电常数(k)和低漏电流的结构。具体来说，本发明的实施例涉及从钙钛矿型材料形成具有高k和低漏电流的结构。

背景技术

电容器是随机存取存储器装置(例如，动态随机存取存储器(“DRAM”)装置)中的基本能量存储装置。电容器包含两个导体，例如平行金属板或多晶硅板，其充当电极。所述电极通过介电材料而彼此绝缘。随着微电子装置(例如，电容器)的不断缩小，传统上用于集成电路技术的材料正接近其性能极限。二氧化硅(“SiO₂”)常常用作电容器中的介电材料。然而，当形成SiO₂薄膜(例如，厚度小于5nm)时，所述膜具有导致高泄漏的缺陷。此缺陷已导致对改进的介电材料的搜寻。含有第IIA族金属钛酸盐(例如，钛酸锶(“SrTiO₃”或“STO”)、钛酸钡(“BaTiO₃”)或钛酸锶钡(“(Ba_1-xSr_x)TiO₃”))的高质量薄介电材料受到半导体工业的关注，因为这些材料拥有比SiO₂高的介电常数。这些介电材料通常通过化学气相沉积(“CVD”)或原子层沉积(“ALD”)而形成。然而，CVD不能在高填充纵横比容器中提供良好台阶覆盖和膜化学计量。因此，CVD对于填充高纵横比容器无用。虽然ALD提供良好的台阶覆盖，但当前CVD和ALD技术各产生具有高泄漏的介电材料。

为产生电容器，底部电极形成于半导体衬底上且介电层沉积在所述底部电极上。使所述底部电极和所述介电层退火，且顶部电极形成于所述介电层上。通常在顶部电极形成之前使所述介电层退火。

第20030234417号美国公开申请案揭示在导电材料上形成高k介电材料(例如，STO)的不连续层。所述不连续层是通过ALD而形成。在存在反应性物质的情况下使所述不连续层退火，使得导电材料的暴露部分转化为绝缘材料。

发明内容

以下描述提供特定细节(例如，材料类型、材料厚度和处理条件)，以便提供对本发明的实施例的详尽描述。然而，所属领域的技术人员将理解，可在不采用这些特定细节的情况下实践本发明的实施例。实际上，可结合工业中所采用的常规制造技术来实践本发明的实施例。

揭示一种形成具有高k和低漏电流的结构(例如，STO层)的方法的实施例。如本文中所使用，术语“结构”是指层或膜，或指非平面体(nonplanar mass)，例如具有实质上非平面配置的三维体。本文中将所述结构称为“高k结构”。从高k材料以多个部分形成所述高k结构。通过ALD沉积高k材料的每一部分。在沉积后续部分之前，可使所沉积的高k材料的每一部分退火。还揭示高k结构和包含所述高k结构的电容器的实施例，以及形成所述电容器的方法的实施例。

如本文中所使用，术语“原子层沉积”是指沉积工艺，其中在沉积室中进行多个连续沉积循环。ALD也包含原子层外延(“ALE”)。在ALD中，第一金属前驱体被化学吸附到衬底的表面，形成大致第一金属的单层。从沉积室中清除多余的第一金属前驱体。将第二金属前驱体和(任选地)反应气体引入到沉积室中。形成大致第二金属的单层，其与第一金属的单层反应。从沉积室中移除多余的反应气体、多余的第二金属前驱体和副产物。通过重复ALD脉冲，形成第一金属和第二金属的单层直到实现材料的所要厚度为止。ALD是此项技术中众所周知的，且因此本文中不详细描述。

高k结构形成于衬底上。如本文中所使用，术语“衬底”是指沉积高k结构的基础材料或构造。衬底可为半导体衬底、支撑结构上的基础半导体层、金属电极或具有形成于其上的一个或一个以上层、结构或区域的半导体衬底。