[发明专利]IC芯片封装

说明书

技术领域

本发明涉及一种IC芯片封装，其中，IC芯片例如具备细间距(FinePitch)的端子。 

背景技术

随着液晶显示装置的高精细化、高性能化发展，就要求液晶显示装置中搭载的液晶驱动器(IC芯片)具有更多的输出，并且要求进一步缩小芯片的尺寸。 

要想在缩小IC芯片尺寸的同时实现更多的输出，就需要实现芯片上凸点的细间距化。最近，较多地采用可实现细间距化的、安装裸芯片液晶驱动器的SOF(System On Film：片上系统，也称为COF(Chip OnFilm：薄膜覆晶))。 

根据最近的SOF封装技术，通过加热加压使IC芯片上的凸点与载带上的内部引线(Inner Lead)键合，由此实现载带和IC芯片之间的导通。但是，根据这样的键合方法，为了消除凸点位置和内部引线位置之间的偏差，需要使用热变形小、高精细的载带材料。即，上述技术的缺陷在于，所要实现的细间距限制了载带所能选用的材料范围。 

另外，内部引线由铜箔形成。在进行细间距的配线加工时需要对铜箔实施减薄处理。例如，如果要形成50μm间距，TCP铜箔的厚度为12μm，如果要实现20μm间距，铜箔的厚度就需要控制在5μm左右。为了形成具有较小厚度而又能保持适当强度的铜箔，需要重新研究目前所使用的技术并引入新技术和新的加工设备，这些措施都将导致成本的增加。 

此外，在进行配线加工时，如果加工设备的加工精度远高于配线间距，加工后进行简单检测即可。但是，如果配线间距为细间距并且加工精度和配线间距二者接近，那么，在加工后就需要进行充分检测以确认是否存在未经充分加工的部分，这将导致检测成本的增加。 

为了克服以上缺陷，专利文献1揭示了一种通过中介基板(InterposerSubstrate)连接IC芯片和电路基板(载带)的方法。图14表示了专利 文献1所述的封装结构的剖面图。 

如图14所示，以芯片倒装键合(Flip Chip Bonding)的方式连接IC芯片104和中介基板101，而且，中介基板101以凸点键合方式连接电路基板107的电极图案110。电路基板107形成有与IC芯片104的配置区域对应的器件孔(Device Hole)107A。 

中介基板101为硅(Si)基板，且通过硅晶圆工艺形成，所以，能够以与IC芯片104的电极相同的细间距来形成和IC芯片104连接的电极。另一方面，以间距相同于电路基板107的电极间距即较大的间距来形成和电路基板107连接的电极。并且，在连接IC芯片104的电极和连接电路基板107的电极中，对应的电极在中介基板101上彼此连接。另外，作为电路基板107，可以使用载带。 

即，根据图14所示的封装结构，IC芯片104与电路基板107之间的互连通过中介基板101来实现，这样，可以将IC工艺水平的细间距转换为载带工艺水平的电极间距。所以，即使是安装通过缩小IC芯片尺寸、增加输出等方法实现了连接电极的高度细间距化的IC芯片的SOF封装，也能够避免制造成本和检测成本的增加。 

专利文献1：日本国专利申请公开特开2004-207566号公报，公开日：2004年7月22日。 

发明内容

但是，上述专利文献1所示的结构存在这样的问题，即：由于要在电路基板107中设置器件孔107A，因此，在其制造过程中，将导致内部引线发生脱落，还导致器件孔107A周边发生载带起伏现象。 

首先，对上述内部引线脱落进行说明。内部引线脱落发生在冲切工序中，该工序用于在电路基板107中形成器件孔107A。即，用于形成器件孔107A的冲切工序是对形成有配线的电路基板107所实施的工序，打孔作业时所引起的基材变形很容易导致在器件孔107A的周边发生Cu图案起翘现象(即，内部引线脱落)。 

接着，对上述载带起伏现象进行说明。载带起伏现象发生在键合工序中，该工序用于键合电路基板107和中介基板101。即，电路基板107和中介基板101的键合是利用键合工具对该二者的键合部位进行加热加压处理来实现的，在进行加热处理时加热温度为400℃左右，基材因加 热热量而发生膨胀，从而导致器件孔107A周边发生载带起伏现象。 

在电路基板107采用载带的情况下，将很容易发生上述内部引线脱落和载带起伏现象。 

本发明是鉴于上述问题而进行开发的，其目的在于实现一种能够防止发生内部引线脱落和载带起伏的IC芯片封装。