[发明专利]具有高写入并行度的用于快闪存储器的列冗余

权利要求书

1.一种具有列冗余的存储器电路，其包含：

正规存储器阵列，其具有正规列解码器和正规读出；

冗余存储器阵列，其具有冗余列解码器和冗余读出；

多个冗余锁存器，其耦合到所述冗余读出中的至少一者，其中所述冗余锁存器包 括交叉耦合反相器电路，其中每个所述交叉耦合反相器电路具有一对反相器，并且 其中一个反相器的输入端子耦合至另一个反相器的输出端子，其中每个所述冗余锁 存器经配置以接收REDO信号而可操作以激活选定的冗余锁存器，并且接收 ENABLE_LATCH信号而可操作以启用所选的冗余锁存器，并且产生输出而可操作 以激活对应的冗余读出；

冗余比较逻辑电路，其经配置以将有缺陷的正规存储器单元的地址与输入地址进 行比较，以停用用于有缺陷的正规存储器的所述正规读出，并启用耦合到所述冗余 读出中的一者的对应的冗余锁存器以激活所述冗余存储器阵列中的冗余列。

2.根据权利要求1所述的存储器电路，其中所述冗余读出中的一者经配置以由所述多 个冗余锁存器中的一者激活。

3.根据权利要求1所述的存储器电路，其中所述多个冗余锁存器是开路漏极电路，其 经配置以允许一定数目的所述多个冗余锁存器被耦合到所述冗余读出中的至少一 者。

4.根据权利要求1所述的存储器电路，其中所述冗余读出经配置以通过由所述多个冗 余锁存器中的一者下拉而激活。

5.根据权利要求1所述的存储器电路，其中所述多个冗余锁存器是开路漏极电路，所 述多个冗余锁存器布置在“n”个群组中，每个所述群组具有“r”个冗余锁存器， 从而允许“r”个冗余读出中的每一者上有“n”个冗余锁存器，其中“n”为冗余 锁存器群组的数目，“r”为每个群组中的冗余锁存器的数目。

6.根据权利要求1所述的存储器电路，其中所述多个冗余锁存器包括输入电路，所述 输入电路需要ENABLE_LATCH信号和REDO信号两者以激活所述多个冗余锁存 器中的一者。

7.根据权利要求6所述的存储器电路，其中用于所述多个冗余锁存器的所述输入电路 包括彼此串联耦合的第一和第二晶体管，所述第一晶体管经配置以由 ENABLE_LATCH信号激活，且所述第二晶体管经配置以由REDO信号激活。

8.根据权利要求1所述的存储器电路，其中所述多个冗余锁存器包括NMOS输出晶 体管，所述NMOS输出晶体管具有耦合到冗余锁存器输出端子的栅极端子、耦合 到接地端子的源极和耦合到所述冗余读出中的一者的开路漏极。

9.根据权利要求1所述的存储器电路，其进一步包含用于通过由所述多个冗余锁存器 中的一者下拉而激活所述冗余读出的构件。

10.一种为存储器电路提供列冗余的方法，所述方法包含：

将冗余列解码器耦合在冗余存储器阵列与多个冗余读出中的一者之间；

将冗余锁存器群组耦合到所述多个冗余读出中的相应一者，其中所述冗余锁存器 包括交叉耦合反相器电路，其中每个所述交叉耦合反相器电路具有一对反相器，并 且其中一个反相器的输入端子耦合至另一个反相器的输出端子，其中每个所述冗余 锁存器经配置以接收REDO信号而可操作以激活选定的冗余锁存器，并且接收 ENABLE_LATCH信号而可操作以启用所选的冗余锁存器，并且产生输出而可操作 以激活对应的冗余读出；

将有缺陷的正规存储器单元的地址与外部输入地址进行比较；

停用用于有缺陷的正规存储器单元的正规读出；以及

启用冗余锁存器以激活用于所述冗余存储器阵列的冗余读出。

11.根据权利要求10所述的方法，其进一步包括通过由所述冗余锁存器群组中的选定 一者将所述冗余读出下拉而激活所述冗余读出。

12.根据权利要求11所述的方法，其进一步包括选择所述冗余锁存器群组中的一者。