[发明专利]使用非线性元件的动态可配置逻辑门

说明书

发明领域

该发明涉及动态计算领域，尤其涉及关于使用非线性元件的逻辑门的可配置计算架构。

背景技术

传统的计算系统依靠逻辑门的静态组合来实现一个或多个预定的布尔代数功能和/或存储器。在静态计算系统中，计算系统的不同的硬件组件在操作过程中不能重新连接或重新配置。例如，类似逻辑门或存储器锁存的硬件组件功能一旦制造出来，就不能动态地改变。

虽然如此，一些计算模块在一定限度内可以重新配置。例如，现场可编程逻辑门阵列(FPGAs)提供了一定限度的关于重新配置的灵活性。这样的努力被限制在简单地重定向信号流或者“重写”类似FPGA的设备或组件。

其它使用混沌或非线性元件的、例如已知的Chua’s circuit实现经典的混沌理论行为。该Chua’s circuit最早在1980年代早期由Leon O.Chua提出。该电路的易于实现使其成为混沌系统在现实世界中的普遍使用的例子。

虽然Chua′s circuit容易用架子组件实现，却不易使用集成电路技术制造。因为必须的电感器和电容器占用了太多的电路区域，并且大量的运算放大器使用大量的晶体管。而且，基于Chua′s circuit的集成电路常常因为组件非常的敏感而难于控制。甚至一个细微的组件数值的改变也能成倍地造成混沌振动的衰减。

为了降低该非线性电路的功耗，模拟的设计方式需要被转化为静态功耗浪费较少的数字的设计方式。输入值和输出值、以及来自非线性或混沌函数的输出都需要与数字值兼容。

此外，需要更大型的基于非线性函数的复杂逻辑，同时要减小芯片大小、减小芯片功耗消耗、降低非线性函数重新配置控制电路的复杂性。

因此，需要一种方法、电路以及系统来提供使用非线性或混沌函数的可配置逻辑元件的低功耗的实现方式。

发明内容

简言之，该发明公开了一种动态可配置逻辑门。该动态可配置逻辑门包括用于接收第一输入信号和第二输入信号以产生总输入信号的一个输入加法器。此外，该动态可配置逻辑门包括对该总输入信号使用非线性函数从而产生非线性输出信号的一个非线性元件。响应于调整该总输入信号和/或该非线性函数，该动态可配置逻辑门的输出信号对应于复数个不同逻辑门中的一个。

在另一实施例中，公开了一种动态可配置逻辑门，其包括两个输入，1)控制信号、输出信号，它们反馈给一个或多个所述输入，2)动态可配置逻辑门。该动态可配置逻辑门接收所述两个输入，并且作为复数个不同逻辑门类型中的一个，基于控制信号选择，至少产生相应于存储器锁存的输出信号。

在另一个实施例中，公开了一种动态可配置逻辑元件的阵列。该阵列包括一个多路复用器，其选择第一控制信号和/或第二控制信号来产生第一阵列选择控制信号。第一动态可配置逻辑元件包括在该阵列中，其中该第一逻辑元件按照该第一选择控制信号作为复数个不同逻辑元件类型中的一个。此外，该阵列包括第二动态可配置逻辑元件，其中该第二逻辑元件至少按照该第一选择控制信号作为复数个不同逻辑元件类型中的一个。该动态可配置逻辑元件阵列响应于第一选择控制信号，实现至少一个逻辑表达式和/或存储器锁存。

该发明实现的逻辑表达式包括AND、NAND、OR、XOR、NOR、XNOR、NOT、ONE、以及ZERO门。当非线性输出信号反馈给该输入加法器时，产生相应于存储器锁存的该输出信号。

本发明提供了使用非线性或混沌函数的可配置逻辑元件。减少的功耗消耗、更少的组件以及数字和/或模拟兼容的设计都只是本发明的一部分优点。

本发明还提供了包括可配置布线的可配置逻辑块阵列的优点。

本发明的前述的以及其他的特征和优点，将在以下更多的本发明的实施例的详细描述和相应的附图中显而易见。

附图说明

本发明的主题在说明书的结尾处的权利要求中有特别地指出和清晰地主张。本发明前述的以及其他的特征和优点将在以下结合附图的描述中显而易见：

图1是根据本发明的示意图，其阐明了动态可配置逻辑门的高级电路架构的一个实施例。

图2根据本发明阐明了使用图1的电路的NAND门的实现方式。

图3是根据本发明的示意图，其阐明了动态可配置逻辑门的高级电路架构的另一个实施例。

图4根据本发明阐明了使用图3的电路的XOR门的实现方式。

图5是根据本发明的示意图，其阐明了关于动态可配置逻辑门的高级电路架构的另一个实施例。

图6是据本发明的、图5中输入加法器的示意图。

图7是根据本发明的、由图5中动态可配置逻辑门实现的逻辑的输出波形。