[发明专利]半导体元件的安装结构体及半导体元件的安装方法

说明书

技术领域

本发明涉及一种半导体元件的安装结构体及半导体元件的安装方法， 其中，通过突起电极对半导体元件的元件电极与基板的基板电极进行连 接，并且在上述半导体元件与上述基板之间配置密封粘接用树脂，从而将 上述半导体元件安装到上述基板上。

背景技术

作为电子器件在利用与以往的半导体封装相比能大幅度缩小安装面 积的裸片(bare chip)安装的情形中，使半导体芯片(半导体元件)的电 路形成面与基板的电路形成面对置并通过隔着由金等金属形成的凸块(突 起电极)重叠来获得导通的面朝下(face down)安装，相比于使基板的电 路形成面与半导体芯片的电路形成面的相反侧的面对置并通过引线结合 引出金属细线来连接两端子的面朝上(face up)安装，半导体芯片及其安 装结构体整体能够进一步小型化，因此被广泛利用。

在此，图15中表示这样的以往的半导体芯片的安装结构体501的示 意俯视图，图16中表示图1 5的安装结构体501中的A-A线剖视图。如 图15和图16所示，在具有大致方形的形状的半导体芯片2的下表面侧即 电路形成面上形成有多个作为元件电极的焊盘3，在作为基板4的上表面 侧的电路形成面上形成有多个基板电极5。各个焊盘3和基板电极5通过 在焊盘3上独立形成的突起电极即凸块6独立地电连接。另外，在半导体 芯片2与基板4之间，作为密封粘接用的绝缘性树脂填充配置有底层填料 7，由此，以各个焊盘3、基板电极5和凸块6被密封的状态形成了半导体 芯片2和基板4被粘接起来的安装结构体。

这样的安装结构体例如可通过使半导体芯片2的各个焊盘3上形成的 凸块6与表面贴附有片状的底层填料7的基板4对置，然后实施隔着底层 填料7将半导体芯片2按压到基板4的所谓的压片工序来形成。尤其是， 在这样的以往的压片工序中，能够同时进行向半导体芯片2与基板4之间 填充配置底层填料7、隔着凸块6使半导体芯片2的焊盘3与基板4的基 板电极5电连接，从简化工序和缩短时间的方面来看是有效的，因此被广 泛利用。

专利文献1：特开2000-188362号公报

专利文献2：特开2002-134558号公报

近年，为了实现半导体封装的小型、低成本化，以芯片内部布线的微 细化为目的的芯片内部的绝缘材料的低介电常数化正在发展。关于这样的 低介电常数的树脂材料(以下称为“Low-k材料”)，在介电常数降低的同 时伴随着其机械强度的脆弱化，在半导体芯片的安装工序中，有可能发生 由Low-k材料的脆弱性引起的半导体芯片的内部破损。

这里，关于Low-k材料，利用图19所示的半导体芯片的示意剖面图 进行说明。如图19所示，半导体芯片2具备：硅(Si)层511、在硅层511 上由Low-k材料形成的Low-k层512、在Low-k层512上形成且主要形成 布线的布线层513、在布线层513上由SiO₂或SiN_x形成的绝缘层514。此 外，Low-k层512和布线层513例如层叠多个薄膜层而形成。另外，配置 成在绝缘层514的表面露出多个焊盘3，对各个焊盘3与硅层511进行电 连接的多个通孔电极515按照贯通Low-k层512和布线层513的方式形成。 这样的Low-k层512形成为厚度比作为半导体芯片2的主体部分的硅层 511薄的薄膜，并且如上所述，具有介电常数低且机械强度比其他层脆弱 的特点。由于这样的Low-k层512的机械强度的脆弱性，有可能发生例如 Low-k层512中产生裂缝516或在Low-k层512处发生界面剥离等导致的 半导体芯片的内部破损。

一般，半导体芯片的热膨胀系数与底层填料或基板的热膨胀系数相比 极小，因安装时的加热处理或冷却处理所产生的各构件的热膨胀差或热收 缩差，在半导体芯片的各部分尤其是方形的半导体芯片的角部会产生大的 拉伸负荷。例如，假设半导体芯片的热膨胀率为1，则底层填料的热膨胀 率为40～50ppm、基板的热膨胀率为5～20ppm。另外，在半导体芯片的 安装工序中，例如，由于在安装了半导体芯片后的基板的割断工序、即多 块成型基板的割断工序或实施向基板的背面添加焊料球的工序等时所产 生的机械负荷，基板会发生挠曲，对半导体芯片的负荷增大。