[发明专利]具有电沉积介电涂层的带盖芯片的晶片级制造

权利要求书

1、一种封装半导体元件，包括：

半导体元件，其具有前表面、位于前表面处的第一导电触点、远离前表面的后表面、在前后表面之间延伸的边缘；

聚合物涂层，其层叠于前表面、后表面和边缘上；

多个前部导电迹线，其与第一导电触点导电联通，前部导电迹线与层叠于前表面上的聚合物涂层接触；

多个后部导电迹线，其与层叠于后表面上的聚合物涂层接触；以及

多个边缘导电迹线，其与层叠于边缘上的聚合物涂层接触，所述边缘导电迹线将前部导电迹线连接至后部导电迹线。

2、如权利要求1所述的封装半导体元件，其中半导体元件包括位于前表面处的导电平面，并且聚合物涂层接触所述导电平面，所述第一导电触点至少部分地暴露于聚合物涂层中的开口中。

3、如权利要求1所述的封装半导体元件，还包括第一迹线，其接触聚合物涂层，第一迹线将第一导电触点导电连接至前部导电迹线。

4、如权利要求3所述的封装半导体元件，还包括介电层，其层叠于聚合物涂层上，其中所述前部导电迹线通过介电层中的开口连接至第一导电迹线。

5、如权利要求1所述的封装半导体元件，其中聚合物绝缘层包括环氧树脂。

6、如权利要求1所述的封装半导体元件，其中半导体元件包括多个芯片，它们在多条分断线处结合在一起。

7、如权利要求1所述的封装半导体元件，其中半导体元件包括单一芯片。

8、如权利要求1所述的封装半导体元件，还包括底部封装触点，其导电连接至后部导电迹线。

9、如权利要求1所述的封装半导体元件，还包括多个金属凸块，它们导电连接至所述多个后部导电迹线。

10、如权利要求1所述的封装半导体元件，还包括顶部封装触点，它们导电连接至前部导电迹线。

11、如权利要求1所述的封装半导体元件，还包括多个金属凸块，它们导电连接至所述多个前部导电迹线。

12、如权利要求1所述的封装半导体元件，其中所述多个前部导电迹线包括具有第一厚度的第一金属层和具有第二厚度的第二金属层，第二厚度实质上大于第一厚度。

13、如权利要求12所述的封装半导体元件，其中第一金属层包括铝、钛中的至少一种，第二金属层包括镍。

14、如权利要求12所述的封装半导体元件，还包括第三金属层，其层叠于第二金属层上，第三金属层包括铜。

15、如权利要求1所述的封装半导体元件，其中所述多个后部导电迹线包括具有第一厚度的第一金属层和具有第二厚度的第二金属层，第二厚度实质上大于第一厚度。

16、如权利要求15所述的封装半导体元件，其中第一金属层包括铝、钛中的至少一种，第二金属层包括镍。

17、如权利要求15所述的封装半导体元件，还包括第三金属层，其层叠于第二金属层上，第三金属层包括铜。

18、一种制造微电子单元的方法，包括：

提供半导体元件，其具有：前表面，远离前表面的后表面，导电材料、半导电材料中的至少一种，其暴露于前后表面中的至少一个处，以及暴露于前表面处的多个第一导电触点，第一导电触点中的至少一些与暴露的所述半导电材料、导电材料中的至少一种绝缘；

在暴露的所述半导电材料、导电材料中的至少一种上电沉积绝缘层；

形成(i)多个后部导电迹线，其层叠于后表面上，(ii)多个前部导电迹线，其层叠于前表面上并与第一导电触点导电联通，和(iii)多个边缘导电迹线，其沿着边缘表面在前后部导电迹线之间延伸，所述边缘导电迹线将前部导电迹线导电连接至后部导电迹线。

19、如权利要求18所述的制造微电子单元的方法，其中半导体元件包括多个单独的芯片，它们在外周边界附连在一起，在芯片保持附连在一起的情况下所述后部导电迹线被形成，并且所述边缘是通过去除半导体元件与外周边界对准的材料而被限定出来的。

20、如权利要求18所述的制造微电子单元的方法，其中前表面包括与第一导电触点绝缘的导电平面，并且绝缘材料被电沉积在导电平面上。