[发明专利]具有电沉积介电涂层的带盖芯片的晶片级制造

说明书

相关申请

[0001]本申请要求2007年4月25日提交的美国申请No.11/789,694和2006年10月31日提交的美国申请No.11/590,616的优先权。所述2007年4月25日提交的美国申请No.11/789,694是美国申请No.11/590,616的部分继续申请。上述申请中的内容以引用方式并入本申请。

技术领域

[0002]本发明涉及微电子器件的封装，特别是半导体器件的封装。

背景技术

[0003]一些类型的微电子器件和半导体芯片包括各种器件，例如声传感器，射频发射器和/或检测器和/或光电子器件。这样的器件通常要求封装能够允许在半导体芯片的表面处向器件以及从器件传输能量，例如声频、射频或光学波长能量。

[0004]由于这样的器件经常是暴露于微电子器件的前表面，因此它们通常要求被保护以免受各种因素，例如灰尘，其它颗粒，脏物和/或水分。出于这种原因，有利的是在加工过程的较早阶段为微电子器件组装盖或其它元件以覆盖这样的微电子器件的前表面。

[0005]其它类型的微电子器件要求容易测试。在一些通过使用顺应性针栅阵列或顺应性球栅阵列(BGA)外部接口而与芯片组合的封装半导体芯片和模块中，也存在这样的需求。顺应性针栅阵列接口允许芯片，尤其是一些类型的器件例如动态随机存储器(DRAM)，被临时连接至不昂贵的夹具，以便进行各种生产后测试，包括老化测试和热应力测试。在这样的测试之后，针栅阵列接口允许芯片被从夹具移除，然后以更永久性的方式安装在最终系统中。

[0006]为了实现高速性能，一些类型的芯片封装体在半导体芯片的触点和封装体的外部触点之间采用受控的阻抗传输线。特别重要的是在芯片垫和封装体的外部触点之间的距离较长的地方控制封装体中的布线存在的阻抗。

[0007]一些类型的批量生产芯片例如DRAM还要求封装成本被严格控制。用于封装这样的半导体芯片的过程可以在芯片以晶片或晶片的一部分的形式保持附连于彼此的情况下同时实施于许多芯片。这样的″晶片级″工艺通常通过施加于整个晶片的一系列过程而被实施，之后，晶片被切块而形成单独的芯片。有利地，晶片级封装过程产生的封装芯片具有与原始半导体芯片相同的面积尺寸，使得它们可以紧凑地在电路板和类似物上互联。

[0008]迄今为止，还没有能够保持低成本、同时还采用受控的阻抗传输线以实现高速性能的晶片级封装过程可供用于制造具有针栅阵列接口或顺应性球栅阵列(BGA)接口的芯片。

发明内容

[0009]根据本发明的一个方面，提供了一种用于制造半导体元件的方法。在这样的方法中，提供半导体元件，其具有前表面、远离前表面的后表面。导电材料、半导电材料中的至少一种暴露于前后表面中的至少一个处。暴露于前表面处的多个第一导电触点中的至少一些与暴露的所述半导电材料、导电材料中的至少一种绝缘。在暴露的所述半导电材料、导电材料中的至少一种上电沉积绝缘层，以形成(i)多个后部导电迹线，其层叠于后表面上，(ii)多个前部导电迹线，其层叠于前表面上并与第一导电触点导电联通，和(iii)多个边缘导电迹线，其沿着边缘表面在前后部导电迹线之间延伸。所述边缘导电迹线将前部导电迹线导电连接至后部导电迹线。

[0010]根据本发明的另一方面，半导体元件包括多个单独的芯片，它们在外周边界附连在一起，在芯片保持附连在一起的情况下所述后部导电迹线被形成，并且所述边缘是通过去除半导体元件与外周边界对准的材料而被限定出来的。

[0011]根据本发明的又一方面，前表面包括与第一导电触点绝缘的导电平面，并且绝缘材料被电沉积在导电平面上。

[0012]根据本发明的另一方面，当绝缘层被电沉积在导电平面上时，绝缘层被同时电沉积在暴露于后表面的半导电材料上。

[0013]根据本发明的又一方面，绝缘层被电沉积在暴露于边缘处的半导电材料上。

[0014]根据本发明的另一方面，所述多个芯片沿着所述多条分断线被切断。

[0015]根据本发明的一个方面，一种半导体元件具有前表面、位于前表面处的第一导电触点、远离前表面的后表面、在前后表面之间延伸的边缘。聚合物涂层层叠于前表面、后表面和边缘上。多个前部导电迹线与第一导电触点导电联通。前部导电迹线与层叠于前表面上的聚合物涂层接触。多个后部导电迹线与层叠于后表面上的聚合物涂层接触。多个边缘导电迹线与层叠于边缘上的聚合物涂层接触。边缘导电迹线将前部导电迹线连接至后部导电迹线。