[发明专利]电压切换电路

说明书

技术领域

本发明涉及对存储单元进行数据的读出及写入时，切换使用多个 电压的EEPROM上使用的电压切换电路。

背景技术

如图4所示，电可擦除只读存储器(EEPROM：Electrically Erasable Programmable Read-only Memory)选择从地址端子A1～An输入的 地址的存储元件，在写入时将从数据端子D0～Dm输入的数据写入到 所选择的存储元件中，在读出时将存储在所选择的存储元件中的数据 输出到数据端子D0～Dm。

在此，在写入时对浮动栅极注入电荷或使浮动栅极释放电荷，因 此需要比电源电压高的电压，所以需要切换多个电压供给字线的电路 结构(例如，参照专利文献1)。

专利文献1：日本特愿平10-64209号公报

如上所述，需要切换多个电压的电压切换电路，且采用例如图5 所示结构的切换电路。

该图5所示的电压切换电路利用NMOS晶体管N100、N101、N102 进行3个以上的多个例如3个输出电压的切换。从端子T101被输入 将电压Vdd升压后的电压Vhh，从端子T103被输入将电压Vdd降压 后的电压Vll。

在此，从端子Tout输出电源电压的电压Vdd时，使“高(H)” 电平的EVdd信号从端子T100输入至NMOS晶体管N100的栅极， 使NMOS晶体管N100成为导通状态。

这时，使端子T102及端子T104成为“低(L)”电平，从而其它NMOS 晶体管N101、N102的各栅极上被施加“L”电平，成为截止状态。

此外，从端子Tout输出电源电压的电压Vhh时，使“H”电平的 EVhh信号从端子T102经由缓冲器B1输入至电平移位器L101，电平 移位器L101将“H”电平(电压Vhh)输出到NMOS晶体管N101 的栅极。从而，使NMOS晶体管N101成为导通状态，对端子Tout 输出电压Vhh。

这时，使端子T100及端子T104成为“L”电平，从而其它NMOS 晶体管N100、N102的各栅极上被施加“L”电平，成为截止状态。

此外，从端子Tout输出电源电压的电压Vll时，使“H”电平的 EVll信号从端子T104输入至NMOS晶体管N102的栅极。从而，使 NMOS晶体管N102成为导通状态，对端子Tout输出电压Vll。

这时，使端子T100及端子T102成为“L”电平，从而其它NMOS 晶体管N100、N101的各栅极上被施加“L”电平，成为截止状态。

但是，上述电压切换电路输出的电压是下降量为NMOS开关的阈 值电压Vth的电压，例如不能在不降低情况下输出半导体装置的电源 即Vdd电压。

此外，在图5所示的Vhh为半导体装置中生成的电压的场合，当 输出Vhh时，会输出Vhh-Vth。

为了从OUT端子输出所希望的电压，考虑生成高出NMOS开关 的阈值电压Vth量的电压，并施加到栅极的方案，但是从低耗电的观 点来看并不理想。

此外，在单纯地使用PMOS开关的场合，需要使PMOS开关及变 换电压的电平移位器中使用的PMOS晶体管的阱电位在所输出的电 压中成为最大，因此需要时常生成并持续Vhh，从低耗电的观点来看 并不理想。

发明内容

本发明鉴于上述问题构思而成，其目的在于提供将多个电压不会 因晶体管的阈值电压而降低的情况下以低耗电的方式输出的电压切 换电路。

本发明的电压切换电路是通过选择信号来选择被输入的多个电 压，并将所选择的电压从输出端子输出的电路，其特征在于包括：向 所述输出端子输出使半导体装置的逻辑电路动作的电源电压的第一 PMOS晶体管；将比所述电源电压高的第一电压输出至所述输出端子 的第二PMOS晶体管；将比所述电源电压低的第二电压输出至所述输 出端子的第三PMOS晶体管；以及阱电位控制部，在向所述输出端子 输出电源电压及第二电压时，以所述第一及第三晶体管的阱电压为电 源电压，在向所述输出端子输出第一电压时，以所述第一及第三晶体 管的阱电压为第一电压(例如，由实施方式中的反相器(inverter)I1 及I2和晶体管P1及P2构成)。