[发明专利]半导体集成电路装置

说明书

技术领域

本发明涉及半导体集成电路装置，特别涉及具有能够使安装设计容易的构成的半导体集成电路装置。

背景技术

以往的半导体集成电路装置的安装设计的潮流是，由于开发资源的问题，为了尽可能高效率地进行半导体集成电路装置的安装作业，首先制作成为基础的逻辑电路的块，并把它翻转展开。

图1表示半导体集成电路装置的一例的俯视图。

图1的半导体集成电路装置中，包含作为逻辑电路的块的模块1和模块2，在该各个模块中包含6个高速缓冲存储器。而且，在图1例的情况下，这6个高速缓冲存储器的每个都具有同样的安装设计的内容，因而使安装设计容易了。

在此，所谓翻转展开，就是说把安装设计的内容，例如如图1中成为左右对称那样，按原样复制。在图1的例中，对于由6个高速缓冲存储器构成的模块(block)1，把它的安装设计的内容以成为左右对称的方式进行复制，来生成模块2的安装设计的内容。采用这样构成整体的底层编辑(Floorplan)的设计方法。

图2表示在具有图1的构成的半导体集成电路装置的上位层所设置的凸块和半导体集成电路装置所包含的各高速缓冲存储器之间的位置关系的例，图3表示这样的半导体集成电路装置中的凸块的配置和电源构造(斜视图)的例。

图3所示的构造例如与图2中6个高速缓冲存储器中的一个高速缓冲存储器的部分相当。

在此，所谓凸块(bump)就是用于对半导体集成电路装置从外部供给电源的电极，也称为电源端子。

图2表示关于模块1中包含的6个高速缓冲存储器其中之一的高速缓冲存储器的、与上位层的凸块之间的位置关系。图中VSS、VDD分别表示VSS凸块、VDD凸块的位置。所谓VSS凸块、VDD凸块，分别地一方为电源侧的端子(即正极)，另一方为接地侧的端子(即负极)。而且，如图2所示，与各VSS凸块、VDD凸块的配置间隔相当的距离被称为凸块间距。

此外，如图2和图3所示，作为不同种类的凸块的VDD凸块和VSS凸块，以不同种类的凸块彼此邻接的方式交替地排列，同一种类的凸块，例如VDD凸块彼此或VSS凸块彼此不邻接。这是由于为了供给电源需要把正极和负极相互对应而设置。

图3表示模块的上位层中的VSS凸块B11～B14、VDD凸块B21～B25的配置和下位层的电源图案(pattern)VSS、VDD、P11～P15、P21～P25的配置。

在此，分别地，在图中的最上位层上用圆表示VSS凸块、VDD凸块，图中在最下部，分别将电源图案VSS、VDD表示为在纵横方向延展的细长的带状的图案。

在上位层所设置的VSS凸块、VDD凸块和下位层的电源图案VSS、VDD通过通路(via)等相互电连接，因而通过上位层的VDD凸块、VSS凸块，对下位层的电源图案VSS、VDD从外部供给电源。

如图3所示那样，半导体集成电路装置的电源图案VSS、VDD针对上位层的VDD凸块、VDD凸块的凸块间距以一定间隔被配置多个。

另一方面，对于半导体集成电路装置中的比电源图案VSS、VDD更下位层的高速缓冲存储器等的设计，为了使半导体集成电路装置的芯片面积做得更小，每个高速缓冲存储器的宏观尺寸(即该高速缓冲存储器整体的尺寸)被尽可能做得更小来设计。

这样的设计方法由于使每个高速缓冲存储器省面积，所以可以称为有效的方法。

但是若根据这样的设计方法，例如如图2所示那样，就会发生每个高速缓冲存储器的宏观尺寸与上位层的VSS凸块、VDD凸块的凸块间距不符合的状况。

也就是说，在图2的例中，如图所示，与上位层的VSS凸块、VDD凸块之间的位置关系所表示的高速缓冲存储器的纵横方向各个长度(即宏观尺寸)比凸块间距的3倍大，4倍小。另外，如图2所示，4个VSS凸块(图2中，与记载为VSS的矩形对应)和5个VDD凸块(同样，与记载为VDD矩形对应)属于高速缓冲存储器。

图4表示半导体集成电路装置中包含的各个高速缓冲存储器C1、C2的俯视图。而且，在图4的构成中，以等间隔配置电源图案。

图4的各高速缓冲存储器C1、C2中的电源图案与上述图3中的电源图案之间的关系如以下所示。

在图3的例中，为了容易理解上位层的凸块和电源图案之间的关系，表示了对各个凸块设置了2根电源图案的例。在图3的情况下，VSS凸块B14与2根电源图案P11、P12对应，同样地VDD凸块B24和2根电源图案P21、P22对应。