[发明专利]一具有标示结构之封装及其方法

说明书

技术领域

本发明系关于一种封装结构，尤其是一种板材级封装-芯片尺寸级封装结构制作方法，其标示结构封装可保护结构不受电磁辐射干扰且提供更好之散热处理。

背景技术

近几年来，高科技电子制造业开始更小且更人性化之电子产品，快速发展之半导体技术致使半导体封装面积缩小，以适应多脚位、高精密线宽以及极小化电子零件需求。晶圆级封装之目的与优点在于降低制造成本，以及藉由降低传导路径，以减少寄生电容与电感效应，得到更好之讯杂比(SNR)。

芯片级封装(CSP)，一般形成之方式为将一半导体晶圆切割成半导体芯片，接着半导体芯片黏着于基板上，且事先决定好之位置并将之黏着，并将之密封于一树脂中，接着将此密封树脂与基板切割成片，成为一半导体芯片组件。另一传统方式，一半导体晶圆(尚未切割成为半导体芯片)黏着于基板上，接着此半导体晶圆与基板被切割，且切割分离半导体芯片，并封装封装密封树脂。

更进一步因电路设计、晶圆制作与晶圆封装，皆会影响其操作性、性能与芯片寿命，此发明叙述便针对芯片封装技术。因为IC芯片之特性与性能快速增加，芯片外部电路之讯号延迟与衰减产生，益增导电性增加之需求。一芯片封装于一小面积IC芯片封装中，其需具良好之散热以及保护，加上较高性能之特性，此其为芯片封装所需达到之目标。

更进一步，因为传统封装技术须于晶圆上切割成晶粒，并个别封装晶粒，故而此技术于制程中较为耗时。当组件面积成为需求因素，因为芯片封装技术高度影响集成电路开发，封装技术亦需要求。由上述因素，封装技术之发展，由球门阵列(BGA)、覆晶球门阵列(FC-BGA)、芯片级封装(CSP)演进至今日晶圆尺寸级封装。晶圆级封装”顾名思义，其于个别化(切割)成为芯片(晶粒)前，便将整个封装以及晶圆内部电性连结与其它之制程完成。一般而言于所有组装制程或封装制程完成，单独的半导体封装于晶圆上被分离，使其具有多个半导体晶粒。晶圆级封装其具有极小之尺寸，兼具极佳之电气特性。

于制造方法中，晶圆尺寸级封装(WLCSP)为一先进封装方法，藉由于晶圆上作晶粒制造与测试，接着将其切割并组装成适合表面黏着生产线用。因为晶圆级封装使用整片晶圆作为标的，非使用单一晶粒，因此于施行切割制程前，测试也已完成，进一步WLP为先进封装技术，致使打线、黏晶与上胶填隙等制程可被省略。藉由使用WLP技术其成本与制造时间可被降低，且其结构大小与晶粒同，此技术可符合电子组件之极小化。更进一步，WLCSP其具有可直接制作重布层于晶粒上，藉由使用晶粒区域作为黏着点。此达成与晶粒表面上重布一面数组，其可使用此晶粒之整个表面。藉由形成覆晶凸块，此黏着点位于重布电路，而于其晶粒背面藉由微小黏着点，直接连结于印刷电路板(PCB)。

虽然WLCSP可大大地降低讯号路径长度，旦当其整合晶粒与内部组件变多时，依然难以容纳所有黏着点于晶粒表面上。当于更高之整合中，脚位于晶粒上增加时，于一有限面积中增加重布脚数变难以达成。纵使重布脚数可设计，其脚位间距将过小，亦将难以符合印刷电路板间距需求。亦即此叙述之习知结构与制程，将有良率与可靠度因素之困扰，进一步此制作方式之缺点为更高之制造成本且更为耗时。

基于前述之观点，本发明提出一面板尺寸封装-芯片尺寸封装之新结构与方法，其作为可防护电磁干扰并克服上述缺点之技术。

发明内容

本发明前述之形式、目的、观点、特征及优点将随着以下较佳实施例中详细的描述及其伴随之图式而愈见明显，其细节描述与图式仅用以述明本发明。而本发明之范畴将由随附之专利请求项来定义。

本发明之一目的，为藉由一PSP-CSP制作标示结构封装之结构与方法，提供半导体组件封装，以作为保护结构不受电磁(EM)波干扰。

本发明之另一目的，为藉由一PSP-CSP制作标示结构封装之结构与方法，提供一半导体组件封装，于组件之上表面使具有较好之外观。

本发明之又一目的，为藉由一PSP-CSP制作标示结构封装之结构与方法，提供一半导体组件封装，其可连结地线作为导热路径。

本发明之再一目地，为藉由一PSP-CSP制作标示结构封装之结构与方法，提供一半导体组件封装，其可改进接地屏蔽效能。

本发明之再一目的，为藉由一PSP-CSP制作标示结构封装之结构与方法，提供一半导体组件封装，其可保护组件之重布线路。