[发明专利]具有晶粒置入通孔之晶圆级封装及其方法

说明书

技术领域

本发明系有关一种晶圆级封装(WLP)之结构，特别是关于一种扩散式晶圆级封装(WLP)之结构，具有晶粒置入通孔(die receiving through-hole)形成于基底之内，以增进可靠度(reliability)及缩小装置体积。

背景技术

在半导体装置领域中，装置之密度持续增加，且体积逐渐减小。高密度装置之封装或交互连接技术的需求亦日益增加，以符合上述情况。一般而雷，在覆晶接合方法(flip-chip attachment method)中，焊锡凸块阵列系形成于晶粒表面上。焊锡凸块之形成系利用焊锡合成材料通过防焊层(solder mask)，以产生所需焊锡凸块之图案。晶粒封装之功能包含电源分配(power distribution)、讯号分配(signal distribution)、散热(heat dissipation)、保护及支撑等。由于半导体结构趋向复杂化，而一般传统技术，例如导线封装(lead frame package)、软性封装(flex package)、刚性封装(rigid package)技术，已无法达成于晶粒上产生具有高密度组件之小型晶粒。

再者，由于一般封装技术必须先晶圆上之晶粒分割为个别晶粒，再晶粒分别封装，因此上述技术之制程十分费时。因为晶粒封装技术与集成电路之发展有密切关联，因此封装技术对于电子组件之尺寸要求越来越高。基于上述之理由，现今之封装技术已逐渐趋向采用球栅阵列封装(ball grid array，BGA)、覆晶球栅阵列封装(flip chip ball grid array，FC-BGA)、芯片尺寸封装(chip size package，CSP)、晶圆级封装(Wafer Level Package，WLP)之技术。应可理解「晶圆级封装(WLP)」指晶圆上所有封装及交互连接结构，如同其它制程步骤，系于切割(singulation)为个别晶粒之前进行。一般而雷，在完成所有配装制程(assembling processes)或封装制程(packagingprocesses)之后，由具有复数半导体晶粒之晶圆中个别半导体封装分离。上述晶圆级封装具有极小之尺寸及良好之电性。

晶圆级封装(WLP)技术系为进阶之封装技术，其中晶粒系于晶圆上制造及测试，并且晶圆系利用组装于表面黏着线(surface-mount line)而进行分割(dicing)成为个别晶粒(singulated)。由于晶圆级封装技术系利用整个晶圆为主体，而非利用单一芯片(chip)或晶粒(die)，因此进行分割制程之前，须先完成封装与测试。再者，晶圆级封装(WLP)系为进阶技术，因此可忽略导线连接、晶粒配置及底部塡充。利用晶圆级封装(WLP)技术，可降低成本及制造时间，并且晶圆级封装(WLP)之最终结构可与晶粒相当，因此上述技术可符合电子组件微型化(miniaturization)之需求。

根据上述晶圆级封装(WLP)技术之优点，仍存在一些可能影响(influencing)晶圆级封装(WLP)技术接受度(acceptance)之问题。例如，晶圆级封装(WLP)结构与母板(印刷电路板(PCB))材料间之热膨胀系数(CTE)差异(不相符(mismatching))成为结构之应力不稳定(mechanica linstability)之另一关键因素。美国专利号第6,271,469号所揭露之封装结构便遇到上述热膨胀系数(CTE)不相符(mismatching)之问题。由于习知技术系利用封装胶体(molding compound)所封装(encapsulated)之硅晶粒。如熟知该项技术者所熟知，硅材料之热膨胀系数(CTE)系为2.3，但封装胶体之热膨胀系数(CTE)系约为40-80。上述配置由于封料与介电层材料之烘烤温度较高且使交互连接垫移动而导致良率与效能问题，最后导致制程中之晶粒位置移动。在温度循环中更难以回到原先位置(如烘烤温度接近/超过玻璃转换温度点(Glass transitiontemperature，Tg)时，系由环氧树脂之特性所导致)。因此根据上述表示习知封装结构无法利用大尺寸制造，且成本较高。

再者，上述技术牵涉晶粒接形成于基底上表面之使用。如熟知该项技术者所已知，半导体晶粒之连接垫经由重布层(RDL)配置于区域阵列型(areaarray type)中复数金属垫之重布制程而重布。增层(build up layer)会增加封装之尺寸。因而增加封装之厚度。然而，上述与减小晶粒尺寸之需要相互矛盾。