[发明专利]固态成像装置、电子模块和电子设备

说明书

技术领域

本发明涉及固态成像装置，以及包括固态成像装置的电子模块和电子设备。

背景技术

已经广泛知道包括以二维矩阵排列的大量像素的固态成像装置。每个像素具有包括光电二极管的光电转换元件。

CMOS(互补金属氧化物半导体)固态成像装置和CCD(电荷耦合器件)固态成像装置是具有各种读取和转换(transfer)方法的这样的固态成像装置。

具体而言，随着半导体制造过程的最新发展，已经研发出具有优异特性的CMOS固态成像装置，并且这样的CMOS固态成像装置已经吸引到注意力。

图1是示出根据现有技术的CMOS固态成像装置的布置的示意图。如图1中所示，CMOS固态成像装置101包括第一导电类型(例如，N型)的硅半导体衬底102，第二导电类型(即，P型)的半导体阱区域103形成在第一导电类型的硅半导体衬底102上。P型半导体阱区域103包括用作光电转换元件的光电二极管105并包括MOS晶体管组106，该MOS晶体管组106由像素隔离区域1 10分割的单元像素区域中的多个MOS晶体管形成。

光电二极管105由像素隔离区域110所围绕的N型半导体区域和P型半导体阱区域103形成。具体而言，光电二极管105由位于深入表面处的、低掺杂浓度的N型半导体区域(N^-半导体区域)111和位于表面侧的、高掺杂浓度的N型半导体区域(N⁺半导体区域)112形成。此外，由高掺杂浓度的P型半导体区域形成的P⁺积累层113形成在N⁺半导体区域112的表面侧的界面上，以抑制发生暗电流。光电二极管105被构造成HAD(正孔蓄积二极管)传感器。

MOS晶体管组106包括连接到光电二极管的读取晶体管107以及其它MOS晶体管108。

读取晶体管107由形成在P型半导体阱区域103中的N⁺源极/漏极区域114、光电二极管105的N⁺半导体区域112和栅电极118形成，所述栅电极118形成在N⁺源极/漏极区域114与光电二极管105之间的衬底表面上并穿过栅极绝缘膜。

其它的MOS晶体管108由形成在P型半导体阱区域103中的N⁺源极/漏极区域115和116以及形成在N⁺源极/漏极区域115、116之间并穿过栅极绝缘膜的栅电极119形成。当包括四个MOS晶体管时，例如布置读取晶体管、复位晶体管、放大晶体管以及垂直选择晶体管。此外，多层布线层125形成在衬底表面上并穿过绝缘中间层123。另外，还形成有色彩过滤器和芯片上透镜(未示出)等。

从衬底表面侧将光线入射到光电二极管105上，用于积累和读取信号电荷的MOS晶体管形成于该侧。这样受到表面照射的CMOS固态成像装置101包括抗反射膜，以使聚焦到衬底表面侧的光电二极管105的效率提高。受到表面照射的CMOS固态成像装置101一般包括四层或更多层氧化硅(SiO)膜和氮化硅(SiN)膜，这些膜形成保护膜以防止光电二极管、MOS晶体管组和布线层随着时间而恶化，该固态成像装置101还包括形成在光电二极管105的保护膜下的绝缘中间层。

在制造这样的固态成像装置时，如果诸如金属(尤其是重金属)的杂质混到半导体衬底中，则制造的半导体器件的质量和特性可能恶化很大。

当在制造包含杂质的半导体衬底的过程中使用水或各种气体时，杂质可能混合到半导体衬底中；或者，杂质可能由处理中使用的设备的构件产生。难以完全地消除这样的杂质，所以难以制造没有杂质的半导体衬底。

因此，执行“吸杂(gettering)”，以从半导体衬底的表面附近去除杂质。具体而言，在半导体衬底内形成吸杂位置，吸杂位置具有对混到半导体衬底中的杂质进行捕获和固定的功能，该吸杂位置捕获和固定半导体衬底的表面区域附近的杂质(例如，见日本未审查专利申请公开No.2006-93175)  。

作为这种吸杂的示例，有内部吸杂(intrinsic gettering，IG)和外部吸杂(extrinsic gettering，EG)，内部吸杂将吸杂位置形成为半导体衬底内的层，外部吸杂(EG)将吸杂位置形成在半导体衬底的背表面处。

但是，只具有这样的吸杂位置的现有技术的布置，其捕获和固定杂质的吸杂能力不足。另外，存在这样的风险：曾被吸杂位置捕获的杂质后来从吸杂位置排出到光电二极管，这样会增大产生白点的可能性。

发明内容