[发明专利]相位移掩模及其形成图案的方法

说明书

技术领域

本发明涉及一种相位移掩模以及使用此相位移掩模以形成图案的方法， 特别涉及一种能解决相位冲突以形成图案的方法。

背景技术

在集成电路的制作过程中，光刻工艺早已成为一种不可或缺的技术。光 刻工艺主要是先将设计好的图案，例如电路图案，接触洞图案等，形成于一 个或多个的掩模上，然后再通过曝光程序将掩模上的图案利用步进及扫描机 台(stepper&scanner)转移至半导体芯片上的光刻胶层内。只有精良(precise) 的光刻工艺，才能顺利地将复杂的布局图案精确且清晰地转移至半导体芯片 上。

由于半导体的元件尺寸日益缩小，因此如何提高光刻工艺的分辨率即成 为关键课题。以理论上而言，提高分辨率最直接的方法是利用短波长的光来 对光刻胶进行曝光。波长越短，则所形成图案的分辨率越高。这个方法看起 来虽然简单，但却并不可行，因为短波长光源的取得并不容易，再者，利用 短波长的光来进行曝光时，设备的损耗将十分可观以至于缩短了设备的寿 命，进而拉高成本，使产品不具有竞争力。由于上述理论与现实条件的矛盾， 业界无不进行各项研究以期能跨越此问题。

在目前许多现行的分辨率强化技术(RET)中，相位移掩模一直是用来提 升分辨率的重要工具之一。一般说来，当曝光光源通过传统掩模后，由于曝 光光源的相位并没有被偏移，因此，部分光线到达晶片表面时产生了建设性 干涉(constructive interference)，造成晶片表面上不应该照射到光线的图形 因为干涉作用而有了曝光的现象，造成图形的分辨率下降。

相位移掩模则是在图案本身上选择性多加了一相位移层(phase shifter)。 当曝光光源通过相位移掩模的相位移层后，曝光光源电场的相位会被位移了 一预定角度，使得位移后的光源相位与先前入射的光源相位产生相位差，造 成光源到达芯片表面时，产生了破坏性干涉(destructive interference)。经由 破坏性的干涉效应来消除绕射所引起的干涉效应，于是大幅提升了图案边界 的分辨率。

然而，利用相位移掩模的分辨率强化技术仍然有其缺点。举例来说，因 为半导体元件尺寸的日益缩小，相位移掩模上图案间的距离也随之减小。图 1绘示已知无铬相位移掩模上线条图案的设计。相位移掩模10包含玻璃基板 11与图案12，图案12由第一相位移区13与第二相位移区14彼此平行交互 排列组成。当相位移掩模10上图案12间的间距a因为关键尺寸(critical dimension)缩小而变的太小时，例如35nm左右时，由于相位冲突的缘故，在 第一相位移区13与第二相位移区14末端区域位于相位移反转的交界处15， 容易产生不良的互连16(cross-link)，如图2所绘示，使得原本独立的线条 图案互连形成环形瑕疵，影响后续所形成的图案的正确性与独立性。

于是需要一种新颖的相位移掩模应用技术来解决这个问题。

发明内容

本发明涉及一种相位移掩模以及使用此相位移掩模以形成图案的方法。 使用此相位移掩模所形成的图案，不会有互连的问题产生。

本发明首先提供一种相位移掩模，包含基板以及第三相位移区，基板具 有图案、第一相位移区和第二相位移区，其中的图案位于第一相位移区和第 二相位移区交界处，且第一相位移区和第二相位移区之间具有第一相位差， 而第二相位移区至少具有一末端，第三相位移区则位于基板上并设置于第二 相位移区的末端，且第三相位移区与第一相位移区之间具有第二相位差。

本发明形成图案的方法，包含：

提供一相位移掩模，其包含玻璃基板与位于玻璃基板表面的图案，此图 案包含第一相位移区、第二相位移区以及第三相位移区，此第一相位移区与 此第二相位移区彼此平行交互排列使得第三相位移区位于第一相位移区的 末端；以及

进行一曝光步骤，将此相位移掩模上的图案转移至一基材上。

因为第一相位区额外包含第三相位移区，可以抵消位于相位移反转交界 处的干涉结果，所以即使当相位移掩模上图案的间距持续缩小，仍然能够避 免掉相位移反转交界处的冲突，不容易产生不利的互连，确保以掩模所形成 光刻图案的分辨率与品质，充分解决了上述已知技艺的问题。

附图说明

图1绘示已知相位移掩模上线条图案的设计。

图2绘示使用图1的相位移掩模形成瑕疵图案的结果。