[发明专利]半导体存储器件及其读出放大器电路

权利要求书

1.一种半导体器件，其特征在于：

包括

存储器阵列，包括多条字线、多条数据线、以及在上述多条字线和上述多条数据线的各交点配置的多个存储单元；和

读出放大器电路，连接在由上述多条数据线构成的多个数据线对的每一个数据线对上，

其中，上述读出放大器电路包括第一导电型的第一MISFET对、上述第一导电型的第二MISFET对、以及与上述第一导电型不同的第二导电型的第三MISFET对，上述第一MISFET对中一者的栅极与上述数据线对中的与上述第一MISFET对中另一者的漏极对应设置的数据线彼此连接，上述第二MISFET对中一者的栅极与上述第二MISFET对中另一者的漏极彼此连接，上述第三MISFET对中一者的栅极与上述第三MISFET对中另一者的漏极彼此连接，

上述第一MISFET对包括由具有上述第一导电型的第一晶体管和具有上述第一导电型的第二晶体管构成的晶体管对，

上述第一晶体管的漏极连接在具有上述第一导电型的第四MISFET的源极上，

上述第二晶体管的漏极连接在具有上述第一导电型的第五MISFET的源极上，

上述第四MISFET和上述第五MISFET的漏极分别连接在上述数据线对上。

2.根据权利要求1所述的半导体器件，其特征在于：

上述第一导电型是N型，

上述第一MISFET对具有比上述第二MISFET对大的沟道长度或沟道宽度，

上述第一MISFET对的源极与第一源极线连接，

上述第二MISFET对的源极与第二源极线连接，

上述第三MISFET对的源极与第三源极线连接，

通过使上述第四MISFET和上述第五MISFET各自的栅极电压从使上述第四MISFET和上述第五MISFET分别保持在截止状态的第一电压变化为使上述第四MISFET和上述第五MISFET分别处于导通状态的第二电压，先于上述第二MISFET对和上述第三MISFET对驱动上述第一MISFET对。

3.根据权利要求2所述的半导体器件，其特征在于：

上述第二源极线和上述第三源极线响应相同的信号分别从第三电压变化为上述第一电压，从上述第三电压变化为第四电压。

4.根据权利要求2所述的半导体器件，其特征在于：

上述第一MISFET对的第一源极线为接地电压。

5.根据权利要求2所述的半导体器件，其特征在于：

在包含上述第四MISFET和上述第五MISFET的电路与上述第二MISFET之间配置有上述第一MISFET对，

在上述第一MISFET对和上述第三MISFET对之间配置有上述第二MISFET对。

6.根据权利要求2所述的半导体器件，其特征在于：

在上述第二MISFET对和上述第三MISFET对之间配置有将上述第二源极线从第三电压驱动至第一电压的第一电路和将上述第三源极线从第三电压驱动至第四电压的第二电路。

7.根据权利要求2所述的半导体器件，其特征在于：

上述第一MISFET对由栅电极形状为环状的晶体管构成。

8.根据权利要求7所述的半导体器件，其特征在于：

上述第二MISFET对和上述第三MISFET对由栅电极形状为矩形的晶体管构成。

9.根据权利要求2所述的半导体器件，其特征在于：

上述读出放大器电路，沿着与存储器阵列相对的2边配置，在其一方配置的多个上述第二MISFET对的源极公共连接在上述第二源极线上，

多个上述第三MISFET对的源极公共连接在上述第三源极线上。

10.根据权利要求2所述的半导体器件，其特征在于：

在上述第二MISFET对和上述第三MISFET对之间配置有将上述第三源极线从第三电压驱动至第二电压的第三电路。

11.根据权利要求10所述的半导体器件，其特征在于：

上述第一MISFET对的阈值电压比上述第二MISFET对的阈值电压低。