[发明专利]半导体存储器件及其读出放大器电路

说明书

技术领域

本发明涉及半导体器件及其制造方法，尤其涉及高速、高集成的半导体存储器件以及集成了逻辑电路和半导体存储器件的半导体器件的差分放大动作的部分。

背景技术

作为半导体存储器件之一的动态随机存储器(Dynamic RandomAccess Memory，以下记为DRAM)，大多安装在人们日常使用的各种电子设备上。并且，随着近年来设备的低功耗化、高性能化的需要，强烈要求所安装的DRAM的高性能化，即低功耗化、高速化、大容量化。

用于实现高性能的DRAM的最有效的手段之一是存储单元的微型化，通过微型化能够使存储单元缩小。其结果是与存储单元连接的字线和数据线长度缩短。即，能够降低字线、数据线的寄生电容，因此能实现低电压工作，能够实现低功耗化。另外，因为存储单元变小，所以能实现存储器的大容量化，能够实现设备的高性能化。这样，微型化对DRAM高性能化的贡献是很大的。

但是，随着65nm、45nm节点这样的微型化的进展，不仅具有上述那样的高性能化的效果，还出现了各种副作用。其主要的副作用是由微型化产生的元件特性的偏差增加。在此，所谓元件特性的偏差例如是晶体管的阈值电压、从晶体管流出的漏电流的大小的分散值(与平均值的差)。该元件偏差成为DRAM性能变差的原因，因此，希望将元件偏差抑制得尽量小。尤其是读出放大器电路的双晶体管的阈值电压差的偏差会成为放大微小信号的读出动作的噪音源，因而成为读出错误的原因。即读出放大器的阈值电压偏差直接影响到芯片的生产率。

通常，DRAM的数据线间距随着微型化而变窄，因此，必须依照数据线间距来缩短读出放大器的布局间距。其结果是晶体管的沟道长度缩短，沟道宽度变窄，导致构成读出放大器的晶体管的制造误差增加。该制造误差使双晶体管间的阈值电压差的偏差增大。一般，该问题被称为读出放大器的偏移问题，是对DRAM的访问速度tRCD(RAS TO CAS DELAY)有较大影响的因素之一。并且，读出放大器的偏移问题在Kiyoo Itoh，“VLSI Memory Chip Design”，Springer，2001，pp223-230(非专利文献1)中有详细记载，可知降低偏移对DARM的生产率提高有很大贡献。因此，为了实现微型化带来的高性能化，不仅是通过工艺改善来降低制造误差，设计出抑制读出放大器偏移的电路也将是今后非常重要的技术。

作为近年来尝试了解决这种问题的例子，在Sang Hoon Hongetal.、ISSCC 2002 Digest of Technical Papers，pp154-155(非专利文献2)中，公开了一种抵消读出放大器的偏移的技术。该方法通过使用电流镜差动放大器校正数据线的预充电电压，能够在实质上减小读出放大器的偏移。但是，在该方法中，追加到读出放大器中的元件数非常多，读出放大器的面积增大，导致芯片尺寸增加。此外，因为将要驱动的控制信号也增加，所以时间余量增加，有可能速度也会变慢。

另外，在Jae-Yoon Simm etal.，2003 Symposium on VLSI CircuitsDigest of Technical Papers，pp289-292(非专利文献3)中公开了电荷传输型读出放大器。该方法经由连接在数据线上的开关晶体管而将被蓄积在读出放大器等外围电路中的电荷传送给存储单元侧的数据线来在读出放大器中产生大的电位差。因此，即使在读出放大器的偏移增加了的情况下，也能将偏移以上的电位差施加于读出放大器，所以，能在本质上减小偏差，在低电压工作方面是优良的。但是，该方法也存在追加的预充电电路和再写入用的开关晶体管等追加元件数量多而导致芯片尺寸增加的课题。

在USP-6392303 B2(专利文献1)中，公开了现有的在交叉对(cross couple)中追加了两个NMOS交叉对的读出放大器电路。所追加的NMOS交叉对中的一个NMOS晶体管的栅极侧和另一个NMOS晶体管的漏极侧通过共用开关连接。由此，实现高速的读出动作。在该方式下，当再写入时，不能有效地从NMOS交叉对看到共用开关的导通电阻，能够提高再写入动作的速度。但是，在读出时的读出动作中会受到现有交叉对的偏移的影响。因此，在现有的交叉对的偏移大时有可能发生读出错误。

另一方面，在日本特开2005-293759号公报(专利文献2)中，公开了追加元件数量少并降低了读出放大器偏移的读出放大器电路。该方法通过增加高灵敏度的具有预放大功能的NMOS交叉对而解决了读出放大器偏移的问题。并且，增加元件数也仅为两个，面积开销(overhead)也小。

发明内容