[发明专利]一种用于序列周边接口的方法与系统

权利要求书

1.一种集成电路的双重输入输出数据读取方法，该集成电路包含一存储元件，一频率信号，多个接脚及一组态缓存器，该组态缓存器包括一等待周期计数，其特征在于，该方法包含：

同时使用一第一接脚和一第二接脚传送一读取地址至该存储元件，该读取地址与该存储元件内的一位置相关，该读取地址包含一第一地址位及一第二地址位，该第一地址位使用该第一接脚传送且该第二地址位使用该第二接脚传送；

存取该存储元件中与该地址相关的数据；

等待与该等待周期计数相关的一预定数目的频率周期；以及

同时使用该第一接脚和该第二接脚自该存储元件传送该数据。

2.根据权利要求1所述的方法，其特征在于，该方法进一步包含使用该频率信号的一上升边缘，或一下降边缘，或上升边缘与下降边缘两者来启动数据或地址传送。

3.根据权利要求1所述的方法，其特征在于，该方法进一步包含使用该频率信号的一第一上升边缘，或一第一下降边缘，或第一上升边缘和第一下降边缘两者来启动地址传送，且使用该频率信号的一第二上升边缘，或一第二下降边缘，或第二上升边缘和第二下降边缘两者来启动数据传送。

4.根据权利要求1所述的方法，其特征在于，该集成电路包含一序列周边接口接脚组态及一组态缓存器，该组态缓存器包括一等待周期计数，该序列周边接口接脚组态包含：第一接脚是芯片选择CS#、第二接脚是数据输出SO/SIO1、第三接脚是写入保护WP、第四接脚是接地GND、第五接脚是序列数据输入SI/SIO0、第六接脚是序列频率SCLK、第七接脚是保留HOLD，以及第八接脚是供应电压VCC。

5.一种集成电路的四重输入输出数据读取方法，该集成电路包含一存储元件，一频率信号，多个接脚及一组态缓存器，该组态缓存器包括一等待周期计数，其特征在于，该方法包含：

同时使用一第一接脚、一第二接脚、一第三接脚和一第四接脚传送一读取地址至该存储元件，该读取地址与该存储元件内的一位置相关，该读取地址包含至少一第一地址位、一第二地址位、一第三地址位和一第四地址位，该第一地址位使用该第一接脚传送、该第二地址位使用该第二接脚传送、该第三地址位使用该第三接脚传送且该第四地址位使用该第四接脚传送；

存取该存储元件中与该读取地址相关的数据；

等待与该等待周期计数相关的一预定数目的频率周期；以及

同时使用该第一接脚、第二接脚、第三接脚和第四接脚自该存储元件传送该数据。

6.根据权利要求5所述的方法，其特征在于，该方法进一步包含使用该频率信号的一上升边缘，或一下降边缘，或上升边缘与下降边缘两者来启动数据或地址传送。

7.根据权利要求5所述的方法，其特征在于，该方法进一步包含使用该频率信号的一第一上升边缘，或一第一下降边缘，或第一上升边缘和第一下降边缘两者来启动地址传送，且使用该频率信号的一第二上升边缘，或一第二下降边缘，或第二上升边缘和第二下降边缘两者来启动数据传送。

8.根据权利要求5所述的方法，其特征在于，该集成电路包含一序列周边接口接脚组态及一组态缓存器，该组态缓存器包括一等待周期计数，该序列周边接口接脚组态包含：第一接脚是芯片选择CS#、第二接脚是数据输出SO/SIO1、第三接脚是写入保护WP/SIO2、第四接脚是接地GND、第五接脚是数据输入SI/SIO0、第六接脚是序列频率SCLK、第七接脚是保留HOLD/SIO3，以及第八接脚是供应电压VCC。

9.一种集成电路的页面数据读取方法，该集成电路包含一存储元件，一频率信号，多个接脚，其特征在于，该方法包含：

同时使用一第一输入接脚和一第二输入接脚传送一第一页面读取地址至该存储元件，该第一页面读取地址与该存储元件内的一位置相关；

同时使用一第一输出接脚和一第二输出接脚自该存储元件传送数据，该数据与该存储元件内的该第一页面读取地址相关；

同时使用该第一输入接脚和该第二输入接脚传送一第二页面读取地址至该存储元件，且继续同时使用该第一输出接脚和该第二输出接脚自该存储元件传送与该第一页面读取地址相关的该数据；以及

同时使用该第一输出接脚和该第二输出接脚自该存储元件传送与该第二页面读取地址相关的数据。