[发明专利]一种用于序列周边接口的方法与系统

说明书

技术领域

本发明涉及集成电路及其操作技术领域，特别是提供一种关于包含存储元件的集成电路中用于序列周边接口协议的方法与系统。其中一例为，本发明可以被应用于序列存储元件中以达成快速数据传送速率以及致能同时的读取写入操作。然而必须理解的是本发明具有较为宽广的应用范围。举例而言，本发明可以用在其它单独或是嵌入式的存储元件如动态随机存取存储器、静态随机存取存储器、平行闪存或是其它非易失存储器。

背景技术

闪存已广泛地使用于许多电子方面的应用中。这些存储元件通常包含许多的输入输出接脚以放置存取此存储单元所需的数据及地址。为了响应增加的空间及布线需求，序列闪存于是被开发以提供较少的接脚数目，通常仅需要一个或两个数据接脚。此序列闪存可以提供给具有有限空间、接脚连接及消耗功率的系统储存之用。序列闪存可以被用作程序代码下载之用，以及储存影像、声音、文字及数据等用途。然而，传统的序列闪存具有许多限制。举例而言，一个传统的序列周边接口快闪存储元件通过串序或序列的方式传送数据或地址位，如此限制了存储元件的速度。

因此，如同上述需要能够提供一种改良的半导体存储元件的设计技术。

发明内容

本发明系有关于集成电路存储元件及其操作方法，本发明的主要目的在于提供包含存储元件的集成电路中用于序列周边接口协议的方法与系统。其中一例为，本发明可以被应用于序列闪存元件以改善数据传送速率以及致能同时的读取写入操作。然而必须理解的是本发明具有较为宽广的应用范围。举例而言，本发明可以用在其它单独或是嵌入式的存储元件如动态随机存取存储器、静态随机存取存储器、平行闪存或是其它非易失存储器。

根据本发明一实施例，提供一种包含一存储元件的集成电路的双重输入输出数据读取方法。在一特定的实施例中，此集成电路包含一快闪存储元件。在其它的实施例中，此方法可以适用于包含其它型态存储元件的集成电路。在一实施例中，此集成电路包含一序列周边接口接脚安排组态及一组态缓存器。在一实施例中，此组态缓存器包括一等待周期计数。序列周边接口接脚安排组态通常包含：第一接脚是芯片选择(CS#)、第二接脚是数据输出(SO/SIO1)、第三接脚是写入保护(WP)、第四接脚是接地(GND)、第五接脚是数据输入(SI/SIO0)、第六接脚是序列频率(SCLK)、第七接脚是保留(HOLD)，以及第八接脚是供应电压(VCC)。此方法包含施加一芯片选择信号至第一接脚及使用第五接脚传送一双重输入输出读取指令至该存储元件。此方法也包含同时使用第二接脚及第五接脚传送一读取地址至该存储元件。此读取地址与该存储元件内的一位置相关，且包含至少一第一地址位及一第二地址位。该第一地址位使用该第五接脚传送而该第二地址位使用该第二接脚传送。在一特定的实施例中，此方法包含使用一相同的频率边缘来传送该第一地址位和第二地址位。此方法也包含存取与该读取地址相关的数据及等待一预定数目的频率周期。在一实施例中，此预定数目的频率周期与等待周期计数相关。此方法包含同时使用该第五接脚和该第二接脚自该存储元件传送该数据。此数据与读取地址相关，且包含至少一第一数据位及一第二数据位。该第一数据位使用该第五接脚传送而该第二数据位使用该第二接脚传送。根据本发明的实施例，同时传送读取地址可以降低地址传送频率周期达一半。在一实施例中，此方法也包含使用一频率信号的一上升边缘或下降边缘或两者来自第六接脚启动数据传送。在另一实施例中，此方法也包含使用一频率信号的一上升边缘或下降边缘或两者来自第六接脚启动地址传送。而在又一实施例中，此方法也包含使用一第一频率信号的一上升边缘或下降边缘或两者来自第六接脚启动地址传送；且使用一第二频率信号的一上升边缘或下降边缘或两者来自第六接脚启动数据传送。