[发明专利]电平转换装置与方法

说明书

技术领域

本发明涉及一种电平转换装置(Level Shift Device)，尤指一种能提供 工作周期相近的电平转换装置及其方法。

背景技术

为求节省能耗，目前趋势是调降电路芯片的内部工作电压(例如1.2V甚 至更低)，但芯片与芯片之间的沟通电压则仍须在较高的电压(例如3.3V) 上执行。因此，必须使用电平转换装置来作为芯片的输入输出接口电路，以 将芯片内部的较低的工作电压转换成芯片间沟通用的较高的工作电压。先前 技术中的电平转换装置10，其基本结构大致如图1所示，其中包括两个PMOS 晶体管M1、M2与两个NMOS晶体管M3、M4。假设电路的目的是要将1.2V的 内部电压转换成3.3V，则电路中的输入IN可以使用1.2V的工作电压(下称 第一工作电压)，而VP2的电压可以是3.3V(下称第二工作电压)。

请同时参考图1与图2，此电路的工作方式如下。假设在时间T0时，电 路的初始状态为：输入IN在第一工作电压的低电平(例如0V)，反相输入INB 在第一工作电压的高电平(例如1.2V)。由于反相输入INB在高电平，因此 NMOS晶体管M4导通，节点B通过NMOS晶体管M4接地，故位于0V的低电平； 因节点B的电压即等于输出OUT的电压，故输出OUT亦在0V(第二工作电压 的低电平)。且因为节点B在低电平，故PMOS晶体管M1导通，电压VP2通过 PMOS晶体管M1到达节点A，故节点A处于等同于VP2的高电平(第二工作电 压的高电平，例如3.3V)。而由于节点A处于高电平，故PMOS晶体管M2关 闭，VP2的电压不会影响输出OUT的电压。

当此电路需要产生高压输出时，如图2时间T1时所示，输入IN由低电 平改变成高电平，此时由于NMOS晶体管M3导通，因此节点A通过NMOS晶体 管M3接地，但在转换瞬时(transition state)之际，PMOS晶体管M1也仍处 于导通状态，故VP2的电压仍然影响节点A，使该处的电压并不是立刻到达 低电平，而是从高电平缓慢下降；PMOS晶体管M2受节点A控制，故也随之 逐渐导通，直到时间T2时，PMOS晶体管M2完全导通，于是电压VP2才能 完全通过PMOS晶体管M2到达节点B，使输出电压OUT拉高至等同于VP2的 高电平，且同时，因节点B的电压到达高电平，故PMOS晶体管M1也才完全 关闭，使节点A稳定在0V的低电平。

图2所示，为在PMOS晶体管M1与对应的NMOS晶体管M3、PMOS晶体管 M2与对应的NMOS晶体管M4，其驱动力量彼此相当的情况下，所产生的理想 波形。但一般而言，在低压转高压的情况下，为确使NMOS晶体管M3、M4的 力量大过PMOS晶体管M1、M2的力量，特别是考虑到当NMOS晶体管处于最劣 状况而PMOS晶体管处于最佳状况时，NMOS晶体管M3、M4必须仍能驱动PMOS 晶体管M1、M2，因此通常会将NMOS晶体管M3、M4的宽度加大，使其驱动力 量增强。但如此一来，PMOS晶体管M1的驱动力量弱于对应的NMOS晶体管M3、 PMOS晶体管M2弱于对应的NMOS晶体管M4，将导致产生图3所示的波形，其 中电平转换装置的输出信号自低电平转换至高电平的时间，远较其自高电平 转换至低电平的时间来得慢，请见时间T2，T3，T4，T5。

请参阅图4，当高低电平转换的时间不相称时，将导致高低电平的工作 周期不相等(TL>TH)(换言之，信号的上升与下降的时间不相同)。若将此电 平转换装置应用至DDR DRAM或其相关类似产品时，由于信号的上升与下降缘 都具有重大意义，因此高低电平的工作周期不相等，将严重影响如频率信号、 数据信号、数据取样(data strobe)信号等的正确性。若欲保障信号正确， 则信号的处理时间如前置时间(set-uptime)和保持时间(hold time)等都必 须延长，降低电路的性能。

因此，有必要提出一种能提供输出高低电平工作周期相近的电平转换装 置。

发明内容

本发明之第一目的在提供一种能保持输出高低电平工作周期相近的电平 转换装置。

本发明之第二目的在提供一种电平转换方法。