[发明专利]电平转换电路

说明书

技术领域

本发明是有关于电压电平转换，尤其是有关于可避免晶体管崩溃的电平转换电路。

背景技术

超深亚微米(Ultra deep submicron)的CMOS技术可用来制造高晶体管密度且切换快速的数字集成电路，特别是薄栅氧化层的设计可以达到低临界电压值。为了使超深亚微米CMOS工艺容易实现，高密度核心电路的供应电压必须降低来增进元件的可靠性。现有技术的CMOS逻辑元件使用的供应电压范围介于2.5伏特到3.3伏特之间，必须降低到大约0.9伏特至2.5伏特之间才能使用于核心电路。随着核心电路的电压下降，集成电路的输入/输出端需要更高的供应电压来维持足够的信噪比(signal to noise ratio)以及和其它元件的兼容性。为了转换低电压核心的数字信号的电压范围，就需要应用电平转换电路。电平转换电路是用来提高低电压信号从低电压转换为高电压的电压上限(upper voltage swing)。

图1是现有技术的电平转换电路的示意图，包含了四个晶体管和一个反相器102。第一厚氧化层N型金属氧化物半导体(NMOS)晶体管NG1和第二厚氧化层NMOS晶体管NG2是厚氧化层NMOS晶体管，其临界电压的范围介于0.4伏特和0.7伏特之间。第一厚氧化层P型金属氧化物半导体(PMOS)晶体管PG1和第二厚氧化层PMOS晶体管PG2是厚氧化层PMOS晶体管，临界电压在-0.4伏特至-0.7伏特之间。一般来说，低供应电压VCCL介于0.9伏特到2.5伏特之间，而高供应电压VCCH介于3伏特至5伏特之间。电平转换电路可以将介于0伏特到低供应电压VCCL之间的V_in转换为介于0伏特到高供应电压VCCH之间的输出电压V_out。由于高供应电压VCCH是使用于第一厚氧化层PMOS晶体管PG1，第二厚氧化层PMOS晶体管PG2，第一厚氧化层NMOS晶体管NG1和第二厚氧化层NMOS晶体管NG2上，所以不需要考虑厚氧化层元件的可靠度问题。然而当应用在低电压核心电路中时，厚氧化层元件的临界电压值相对于低电压核心电路的低电压是过高的。在低电压的核心电路中，第一厚氧化层NMOS晶体管NG1和第二厚氧化层NMOS晶体管NG2可能会开关不完全，致使电平切换的效能受到影响。

发明内容

为了克服现有技术电路中元件的可靠度较低的技术问题，本发明提供一种可提高电路中元件的可靠度的电平转换电路。

在电平转换电路的实施方式中，包含四个NMOS晶体管及一个反相器。反相器的输入端连接输入电压，用来输出反相输入电压，而输入电压的范围介于低供应电压和零电平之间。第一NMOS晶体管的栅极连接输入电压，而源极接地。第一厚氧化层NMOS晶体管的栅极连接第一参考电压，而源极耦接第一NMOS晶体管的漏极。第二NMOS晶体管的栅极连接反相输入电压，而源极接地。第二厚氧化层NMOS晶体管的栅极连接第一参考电压，而源极耦接第二NMOS晶体管的漏极。第二厚氧化层NMOS晶体管的漏极输出输出电压，范围介于高供应电压和零电平之间。

所述电平转换电路中进一步包含四个PMOS晶体管。第一厚氧化层P型金属氧化物半导体(PMOS)晶体管的栅极连接第二厚氧化层NMOS晶体管的漏极，而源极连接第一厚氧化层NMOS晶体管的漏极。第二厚氧化层PMOS晶体管的栅极连接第一厚氧化层NMOS晶体管的漏极，而源极连接第二厚氧化层NMOS晶体管的漏极。第三厚氧化层PMOS晶体管的栅极连接输入电压，源极连接第一厚氧化层PMOS晶体管的漏极，而漏极连接高供应电压。第四厚氧化层PMOS晶体管的栅极连接反相输入电压，源极连接第二厚氧化层PMOS晶体管的漏极，而漏极连接高供应电压。

第一NMOS晶体管和第二NMOS晶体管是薄氧化层NMOS晶体管。

所述电平转换电路中可进一步包含两个NMOS晶体管。第三NMOS晶体管的栅极连接至第二参考电压，源极连接至第一NMOS晶体管的漏极，而漏极连接至第一厚氧化层NMOS晶体管的源极。第四NMOS晶体管的栅极连接至第二参考电压，源极连接至第二NMOS晶体管的漏极，而漏极连接至第二厚氧化层NMOS晶体管的源极。第三NMOS晶体管和第四NMOS晶体管是薄氧化层NMOS晶体管。