[发明专利]具有接触稳定性的半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

半导体衬底，其被分为单元阵列区域、核心区域、和周边区域；

在所述各区域中形成于衬底上方的位线；

形成于单元阵列区域中的存储节点接触插塞；

形成在核心区域和周边区域中的所述位线周围的阻挡图案；

形成在单元阵列区域中以与存储节点接触插塞接触的电容器；和

形成为与单元阵列区域的电容器以及核心区域和周边区域的位线接触的金属接触插塞。

2.根据权利要求1所述的半导体器件，其中所述存储节点接触插塞具有单层的结构。

3.根据权利要求1所述的半导体器件，其中所述存储节点接触插塞具有包括下图案和上图案的堆叠结构。

4.根据权利要求3所述的半导体器件，其中所述阻挡图案形成于存储节点接触插塞的上图案的同一层中。

5.根据权利要求1所述的半导体器件，其中所述阻挡图案的截面形状为环、条、或顺时针旋转90°的“U”之一。

6.根据权利要求1所述的半导体器件，其中所述阻挡图案具有0.001～0.5微米范围的宽度。

7.一种半导体器件的制造方法，包括的步骤为：

在半导体衬底的单元阵列区域、核心区域、和周边区域中形成位线；

形成单元阵列区域中的存储节点接触插塞且形成核心区域和周边区域的位线周围的阻挡图案；

在单元阵列区域中形成电容器以与存储节点接触插塞接触；且

形成金属接触插塞，以与单元阵列区域的电容器与核心区域和周边区域的位线接触。

8.根据权利要求7的方法，其中存储节点接触插塞与阻挡图案同时形成，且存储节点接触插塞形成为单层结构。

9.根据权利要求7的方法，其中存储节点接触插塞形成为包括作为下图案的第一存储节点接触插塞和作为上图案的第二存储节点接触插塞的叠层结构，第二存储节点接触插塞与阻挡图案同时形成。

10.根据权利要求9的方法，其中阻挡图案形成于上侧，且与存储节点接触插塞的上图案同时形成。

11.根据权利要求7的方法，其中阻挡图案形成以具有环、条、或顺时针旋转90°的“U”的截面形状。

12.根据权利要求7的方法，其中阻挡图案形成以具有0.001～0.5微米范围的宽度。

13.一种半导体器件的制造方法，包括的步骤为：

在半导体衬底的单元阵列区域、核心区域、和周边区域中形成位线；

在包括位线的半导体衬底上方形成第一层间电介质；

在单元阵列区域的第一层间电介质中形成存储节点接触插塞，和在核心区域和周边区域的位线周围的第一层间电介质中形成阻挡图案；

在包括存储节点接触插塞和阻挡图案的第一层间电介质上形成模塑绝缘层；

在单元阵列区域的模塑绝缘层中形成电容器以与存储节点接触插塞接触；

在包括电容器的模塑绝缘层上形成第二层间电介质；

蚀刻第二层间电介质以定义暴露单元阵列区域的电容器的接触孔，且蚀刻第二层间电介质、模塑绝缘层、和第一层间电介质，以定义暴露核心区域和周边区域中的位线的接触孔；以及

在暴露电容器的所述接触孔和暴露所述位线的接触孔中形成金属接触插塞。

14.根据权利要求13的方法，其中阻挡图案形成以具有环、条、或顺时针旋转90°的“U”的截面形状。

15.根据权利要求13的方法，其中阻挡图案形成以具有0.001～0.5微米的宽度。