[发明专利]感测式半导体封装件及其制法

说明书

技术领域

本发明涉及一种半导体封装件及其制法，特别是涉及一种感测式半导体封装件及其制造方法。

背景技术

传统影像感测式半导体封装件(Image sensor package)主要是将感测芯片(Sensor chip)接置于一芯片承载件上，并通过焊线加以电性连接该感测芯片及芯片承载件后，于该感测芯片上方封盖住一透光体，以供影像光线能为该感测芯片所撷取。如此，该完成构装的影像感测式半导体封装件即可供系统厂进行整合至如印刷电路板(PCB)等外部装置上，以供如数字相机(DSC)、数字摄影机(DV)、光学鼠标、行动电话等各式电子产品的应用。

请参阅图1，美国专利第5,534,725号公开一种感测式半导体封装件，是于导线架11的芯片座11a上，接置一具有感测区12a的感测芯片12，并以焊线13将感测芯片12的焊垫12b与该导线架11的导脚11b予以电性连接；再以黏着层14将透光体15黏着于感测芯片12上，该黏着层14位于该感测区12a与该焊垫12b间，以封住且不接触该感测芯片12的感测区12a；复利用封装模具(未标示)以模压(molding)方式形成包覆该导线架11、该焊线13以及该感测芯片12周围的封装胶体16，同时外露该透光体15。

但是前述技术于形成该封装胶体16时，因透光体15是直接顶抵于封装模具的上模内壁顶端，因此容易因模压压力而使该透光体15发生裂损，甚而压损设于该透光体15下方的感测芯片12，此外，若该透光体15与封装模具的上模内壁因压合不确实而产生缝隙时，亦将产生该封装胶体16溢胶至该透光体15表面的问题；再者，于该感测芯片12上，该感测区12a与该焊垫12b间，亦必须留有黏着层14的空间，如此将使得该感测芯片12必须限缩该感测区12a的面积，亦或必须扩大感测芯片12尺寸，如此将降低该感测芯片12的使用效率。

鉴此，请参阅图2，美国专利第5,962,810号公开一种可缩小整体封装件尺寸，且使感测芯片无压损问题的感测式半导体封装件，其是于基板21上接置一感测芯片22，并利用焊线23电性连接该感测芯片的焊垫22b与基板21，接着于该焊线23上以点胶技术敷设流动性胶体而作为拦坝(Dam)结构24，之后于该感测芯片22的感测区22a上涂布透明胶25，形成一可缩小整体尺寸的感测式半导体封装件。

但是，上述的技术中，该流动性胶体不仅制造成本高，且产品信赖性低，因此无法为业界所普遍使用。

再者，于美国专利第5,950,074号、第6,060,340号、第6,262,479号、第6,384,472号、第6,590,269号、第6,989,296号中，则公开了另一种感测式半导体封装件。请参阅图3A，该现有技术是于一基板31上形成一拦坝结构34，以将一具有感测区32a的感测芯片32接置于基板31上且容置于该拦坝结构34中，并以焊线33电性连接该感测芯片32的焊垫32b与基板31，再于该拦坝结构34上设置一透光体35，以封盖该感测芯片32。

另请参阅图3B，美国专利第6,545,332号中则公开相似的感测式半导体封装件，是提供一具有芯片座310a及多个导脚310b的导线架310，于两者间形成有第一封装胶体36，于该芯片座310a接置一具有感测区32a的感测芯片32，并以焊线33将感测芯片32的焊垫32b与该导线架310的导脚310b予以电性连接，再形成一拦坝结构34于该导脚310b上，并包围该感测芯片32与该焊线33，复于该感测芯片32与该拦坝结构34间以点胶技术形成第二封装胶体37，且包覆部分连接于该导脚310b的焊线33、芯片座310a及导脚310b，最后于该拦坝结构34上设置一透光体35，以封盖该感测芯片32；亦或是先于该导脚310b上形成拦坝结构34，再接置该感测芯片32及电性连接用的焊线33。

前述技术中，主要是利用拦坝结构34及透光体35封盖该感测芯片32，避免透光体35直接接触感测芯片32，使该感测芯片32无受压损坏的问题，但是前述现有技术中皆存在一共通问题，即该封装件的整体平面尺寸包含有芯片尺寸、打线空间以及拦坝结构34宽度，尤为该拦坝结构34的设置所占用的面积，造成整体封装件尺寸需预留空间以供设置该拦坝结构34，是以无法满足封装件轻薄短小的需求。