[发明专利]制造半导体存储器件的方法无效
| 申请号： | 200810004205.1 | 申请日： | 2008-01-17 |
| 公开（公告）号： | CN101339894A | 公开（公告）日： | 2009-01-07 |
| 发明（设计）人： | 崔世卿 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/00 | 分类号： | H01L21/00;H01L21/8247 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 刘继富;顾晋伟 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 制造 半导体 存储 器件 方法 | ||
1.一种制造半导体存储器件的方法，所述方法包括：
在衬底中形成沟道区；
选择性蚀刻所述衬底以形成第一沟槽；
在所述沟道区域上进行杂质离子注入工艺；和
蚀刻所述第一沟槽的下部以形成第二沟槽；
其中所述第二沟槽具有一定的深度，在该深度中除去了通过所述杂质离子注入工艺注入到所述第一沟槽下部的杂质离子。
2.根据权利要求1所述的方法，其中通过使用硼(B)，以20KeV至40KeV的离子注入能量和0.5×1011离子/cm2至1.5×1012离子/cm2的剂量，进行所述杂质离子注入工艺。
3.根据权利要求2所述的方法，其中以10°至30°的离子注入倾斜角进行所述杂质离子注入工艺。
4.根据权利要求2所述的方法，其中在旋转所述衬底45°、135°、225°和315°的同时进行四次所述杂质离子注入工艺。
5.一种制造具有单元区域和高压区域的半导体存储器件的方法，所述方法包括：
制备具有分别限定在所述单元区域和所述高压区域中的沟道区域的衬底；
选择性蚀刻所述衬底以在所述单元区域和所述高压区域中形成第一沟槽；
在所述沟道区域上进行杂质离子注入工艺；和
蚀刻所述第一沟槽的下部以在所述单元区域和所述高压区域中形成第二沟槽；
其中所述第二沟槽具有一定的深度，在该深度中除去通过所述杂质离子注入工艺注入所述第一沟槽下部的杂质离子。
6.根据权利要求5所述的方法，其中通过使用硼(B)，以20KeV至40KeV的离子注入能量和0.5×1011离子/cm2至1.5×1012离子/cm2的剂量，进行所述杂质离子注入工艺。
7.根据权利要求5所述的方法，其中以10°至30°的离子注入倾斜角进行所述杂质离子注入工艺。
8.根据权利要求5所述的方法，其中在旋转所述衬底45°、135°、225°和315°的同时进行四次所述杂质离子注入工艺。
9.根据权利要求5所述的方法，其中形成所述第一沟槽包括：
在所述衬底上形成隧道介电层、用于浮置栅极的导电层、和硬掩膜；
蚀刻所述硬掩膜以形成硬掩膜图案；和
使用所述硬掩膜图案作为蚀刻掩膜选择性地蚀刻所述导电层、所述隧道介电层和所述衬底。
10.根据权利要求9所述的方法，其中通过使用所述硬掩膜作为离子注入掩膜进行所述杂质离子注入工艺。
11.根据权利要求9所述的方法，其中通过使用所述硬掩膜作为蚀刻掩膜进行所述第二沟槽的形成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200810004205.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
