[发明专利]制造半导体存储器件的方法

说明书

相关申请的交叉引用

本申请要求2007年7月2日提交的韩国专利申请No.10-2007-0066134的优先权，其全部通过引用并入本文。

技术领域

本发明一般性地涉及半导体制造工艺，更具体地涉及制造具有高压元件的非易失性存储器件的方法。

背景技术

NAND快闪存储器是具有多个单元串的非易失性存储器件，在所述单元串中多个单元串联连接以高度集成。NAND快闪存储器广泛应用于例如存储棒、通用串行总线(USB)驱动器和硬盘。

在所述NAND快闪存储器的制造中，形成用于器件隔离的浅沟槽隔离(STI)沟槽并在衬底的暴露的沟道区域上进行离子注入工艺。这是为了补偿沟道区域的掺杂浓度的降低，所述掺杂浓度的降低是因为注入沟道区域中用于调节阈值电压的杂质离子扩散进入随后掩埋在沟槽中的器件隔离结构。

在周边区域例如在形成存储单元驱动器例如解码器和页面缓存器的区域中形成STI沟槽后，进行离子注入工艺以补偿沟道区域的降低的掺杂浓度。

然而，在制造NAND快闪存储器的常规方法中，由于用于补偿沟道区的掺杂浓度的离子注入工艺是在衬底中形成STI沟槽后进行的，所以在沟槽的下部比沟槽的侧壁注入了更多的杂质离子。这导致在周边区域中形成的晶体管中具有大于15V的相对高操作范围的高压晶体管的击穿电压的降低。因此，高压晶体管击穿电压的降低可使得半导体存储器件的特性退化。

发明内容

本发明涉及制备具有单元区域和周边区域的半导体存储器件的方法，其中在所述周边区域中将形成高压元件。进行浅沟槽隔离(STI)工艺和杂质离子注入工艺用于补偿沟道区域的掺杂浓度的降低，由此降低其中将形成高压元件的沟槽的下部中的浓度。

根据本发明的一个方面，提供了制造半导体存储器件的方法，所述方法包括在衬底中形成沟道区，选择性蚀刻所述衬底以形成第一沟槽，在所述沟道区域上进行杂质离子注入工艺，和蚀刻所述第一沟槽的下部以形成第二沟槽。

根据本发明的另一个方面，提供了制造具有单元区域和高压区域的半导体存储器件的方法。所述方法包括：制备具有分别限定在所述单元区域中和所述高压区域中的沟道区域的衬底，选择性蚀刻所述衬底以在所述单元区域和所述高压区域中形成第一沟槽，在所述沟道区域上进行杂质离子注入工艺，和蚀刻所述第一沟槽的下部以形成第二沟槽。

附图说明

图1A至1E举例说明了根据本发明的实施方案制造半导体存储器件的方法。

具体实施方式

此后，将参考附图详述根据本发明的制造半导体存储器件的方法。在所述图中，为清楚地举例说明放大了层和区域的尺寸。也应理解当层称为在其它层或衬底上时，其可以直接在所述其它层或衬底上，或也可以存在插入的层。在整个附图中相似的附图标记表示相似的元件。字母附图标记表示通过蚀刻或抛光工艺部分改变的相同层。

图1A至1E举例说明了根据本发明实施方案的制造半导体存储器件的方法。具体地，举例说明了用先进自对准-浅沟槽隔离(ASA-STI)工艺制造NAND快闪存储器的方法。NAND快闪存储器具有单元区域CELL和高压区域HVN，在高压区域HVN中将形成高压元件例如NMOS晶体管。

参照图1A，在衬底100例如p-型衬底中形成三重n-型阱(未显示)和p-型阱(未显示)。

在单元区域CELL和高压区域HVN上进行用于调节阈值电压的杂质离子注入工艺。所述杂质离子注入工艺可在于高压区域HVN上进行之后在单元区域CELL上进行，或也可以在单元区域CELL上进行之后在高压区域HVN上进行。

例如，可以通过使用氟化硼(BF)以约10KeV至约30KeV的离子注入能量和约1.0×10¹³离子/cm²至约5.0×10¹³离子/cm²的剂量，进行用于调节单元区域CELL中的阈值电压的杂质离子注入工艺。可以通过使用硼(B)以约30KeV至约70KeV的离子注入能量和约7.0×10¹¹离子/cm²至约11.0×10¹³离子/cm²的剂量，进行用于调节在高压区域HVN中的阈值电压的杂质离子注入工艺。