[发明专利]快闪存储器及其制造方法

说明书

技术领域

本发明涉及一种半导体元件及其制造方法，更特别地，涉及一种快闪存储器及其制造方法。

背景技术

存储器元件因具有可重复进行数据存入、读取及抹除等动作的特性，以及存入的数据在断电后仍续存的优点，已广为个人计算机和电子设备所采用。

典型的存储器元件为堆迭式栅极结构，其以掺杂的多晶硅制作浮置栅极(floating gate)与控制栅极(control gate)。浮置栅极处于浮置状态，无任何电路与之连接，浮置栅极与控制栅极间以栅间介电层相隔，浮置栅极与基底间以穿隧介电层相隔；而控制栅极则与字线相连接。

栅耦合系数(gate coupling ratio，GCR)是决定存储器元件操作效能的重要性质之一。存储器元件的栅耦合系数越高，则所需的元件操作电压就越低。栅耦合系数与浮置栅极和控制栅极间的电容接触面积呈正相关的关系，亦即两者间电容接触面积越大，栅耦合系数亦越高。

用来提高栅耦合系数的方法有下列几种，包括增加浮置栅极的高度、在形成栅间介电层前增加位于浮置栅极间的沟渠的深度以及缩减栅间介电层的厚度等。然而，以增加浮置栅极的高度而言，由于蚀刻工艺所能形成的开口的深度有限，因此要增加浮置栅极的高度将有技术上的困难。以增加位于浮置栅极间的沟渠的深度而言，其必须移除部份基底，有可能破坏位于浮置栅极下方的沟道层，将影响元件的可靠度。至于利用缩减栅间介电层的厚度来提高栅耦合系数的方法，缩减栅间介电层的厚度会降低栅间介电层的隔绝能力，可能导致漏电流和电压崩溃等现象的产生。

因此，如何能进一步地增加浮置栅极和控制栅极间的电容接触面积，以提高栅耦合系数，进而提升存储器元件的操作效能为目前十分重要且亟需解决的问题。

发明内容

本发明提供一种快闪存储器的制造方法，利用形成一层硅晶粒层，以增加浮置栅极的表面积，因此能提高存储器的栅耦合系数。

本发明提供一种快闪存储器，其浮置栅极包括硅晶粒层，用以增加浮置栅极和控制栅极间的电容接触面积，因此能提高存储器的栅耦合系数。

本发明提出一种快闪存储器的制造方法，首先提供已形成有多个隔离结构的基底，这些隔离结构的顶部高于基底，且相邻的隔离结构之间形成多个开口。接着于这些开口内依序形成第一硅半导体层与第二硅半导体层。然后移除这些隔离结构的一部份，使这些隔离结构的顶部低于第二硅半导体层的顶部。接着在第一硅半导体层上形成硅晶粒层，再于基底上形成栅间介电层。而后于基底上形成控制栅极，并图案化硅晶粒层、第一硅半导体层以及第二硅半导体层以形成浮置栅极。

在本发明一实施例中，上述形成第一硅半导体层与第二硅半导体层的方法包括下列步骤。首先于基底上依序形成第一硅半导体层与第二硅半导体层，其中，第二硅半导体层填满开口。然后移除开口以外的第一硅半导体层与第二硅半导体层。

在本发明一实施例中，上述第一硅半导体层的材料包括未掺杂的非晶硅、未掺杂的多晶硅或未掺杂的单晶硅。

在本发明一实施例中，上述第二硅半导体层的材料包括掺杂的非晶硅、掺杂的多晶硅或掺杂的单晶硅。

在本发明一实施例中，上述移除开口以外的第一硅半导体层与第二硅半导体层的方法包括化学机械研磨法。

在本发明一实施例中，上述硅晶粒层的形成方法包括低压化学气相沉积法。

在本发明一实施例中，上述隔离结构的形成方法包括下列步骤。首先，于基底上依序形成一层穿隧介电层与一层掩模层。接着，图案化掩模层与穿隧介电层，而于基底中形成多个沟渠。然后于基底上形成一层绝缘层并移除沟渠以外的绝缘层。而后移除掩模层。

在本发明一实施例中，上述于基底上形成一层穿隧介电层的步骤后以及于基底上形成一层掩模层的步骤前，还包括于基底上形成一层导体层。

在本发明一实施例中，上述图案化掩模层与穿隧介电层的步骤还包括图案化导体层。

在本发明一实施例中，上述图案化硅晶粒层、第一硅半导体层以及第二硅半导体层的步骤还包括图案化导体层。

在本发明一实施例中，上述导体层的材料包括掺杂的非晶硅、掺杂的多晶硅或掺杂的单晶硅。

在本发明一实施例中，上述穿隧介电层的材料包括氧化硅。

在本发明一实施例中，上述掩模层的材料包括氮化硅。

在本发明一实施例中，上述绝缘层的材料包括氧化硅。

在本发明一实施例中，上述形成绝缘层的方法包括化学气相沉积法。

在本发明一实施例中，上述移除沟渠以外的绝缘层的方法包括化学机械研磨法。

在本发明一实施例中，上述栅间介电层的材料包括氧化硅/氮化硅/氧化硅。