[发明专利]互连结构及其制作方法

说明书

技术领域

本发明涉及半导体结构及其制作方法。更具体地，本发明涉及对于半导体工业具有更好的可靠性和技术扩展性的互连结构。

背景技术

通常，半导体器件包括形成制作在半导体衬底上的集成电路(IC)的多个电路。信号路径的复杂网络通常被布线以连接分布在衬底表面的电路元件。跨过器件的这些信号的有效路由需要多级或多层方案的形成，例如，单或双镶嵌(damascene)布线结构。该布线结构通常包括铜(Cu)，因为基于铜的互连与基于铝(Al)的互连相比，在复杂半导体芯片上的大量的晶体管之间提供更高速率的信号传输。

在典型的互连结构中，金属通孔垂直于半导体衬底布设而金属线平行于半导体衬底布设。通过在具有小于4.0的介电常数的介电材料中嵌入金属线和金属通孔(例如，导电特征)，在当今的IC产品芯片中获得了信号速率的进一步提高和相邻金属线中的信号(称为串扰)的减小。

在现有技术中，能使用用于保护互连结构的导电特征的两种不同类型的盖层。一种类型的盖层包括电介质盖层材料，而另一种类型的盖层包括金属盖层材料。尽管两种类型的盖层都是可利用的，金属盖层与使用电介质盖层获得的与下面的导电特征粘合强度相比，通常具有更好的(增加的)与下面的导电特征的粘合强度。

在导电特征/金属盖层界面提供的增加的粘合强度与采用电介质盖层时的情况相比，得到更好的电迁移电阻。例如，在Cu互连上的Co合金的选择沉积已经显示出比包括标准电介质盖层材料的互连高10倍的电迁移电阻。

尽管电迁移电阻得到改善，但金属盖层的使用提供了其中金属残留物呈现在每个导电特征之间的介电材料的表面上的互连结构。在现有技术互连结构中的这个问题示于图1。具体地，图1示出包括具有嵌入其中的导电特征的介电材料12的现有技术的互连结构10。导电特征包括位于设置在介电材料12中的开口内的导电材料16。该导电材料16通过扩散阻挡层18与介电材料12隔开。金属盖层20存在于每个导电特征的暴露上表面上，即，位于导电材料16的顶上。如图所示，金属残留物22在形成金属盖层20期间形成在介电材料12的暴露的上表面上。

每个导电特征之间的金属残留物22的存在妨碍了现有技术互连特征10的可靠性并延迟了金属盖层用于最近的三代。

鉴于上述情况，需要提供新的和改善的互连结构，该互连结构采用导电特征顶上的金属盖层，同时从位于每个导电特征之间的介电材料消除金属残留物。

发明内容

本发明提供一种互连结构(单或双镶嵌类型)及其形成方法，其从位于每个金属覆盖的导电特征之间的介电材料的表面除去不期望的金属残留物。本发明的互连结构与现有技术的互连结构相比，具有改善的介电击穿强度。本发明的互连结构对于半导体工业具有更好的可靠性和技术扩展性。

本发明通过提供一种互连结构解决了上述问题并实现了前述目标，该互连结构包括嵌入介电材料中的至少一个金属覆盖导电特征，其中至少一个金属覆盖导电特征的顶部分延伸高出介电材料的上表面。在本发明的结构中，金属覆盖导电特征的上面延伸的部分被包封在介电盖层内。“凹入的”介电材料不含有金属残留物，因为金属残留物已经在本发明的工艺步骤中除去。

总的来说，本发明的互连结构包括：

具有嵌入其中的至少一个金属覆盖导电特征的介电材料，其中所述至少一个金属覆盖导电特征的顶部分延伸高出所述介电材料的上表面；以及

位于所述介电材料上并包封延伸高出所述介电材料的上表面的所述至少一个金属覆盖导电特征的所述顶部分的介电盖层。

除了上述互连结构，本发明还提供制作该互连结构的方法。总的来说，本发明的方法包括：

提供具有至少一个金属盖层导电特征嵌入其中的介电材料，其中所述至少一个金属盖层导电特征的顶部分在所述介电材料的上表面之上延伸；以及

在所述介电材料上形成介电盖层，所述介电盖层也包封所述至少一个金属覆盖导电特征的所述顶部分，所述顶部分在所述介电材料的上表面之上延伸。

在一个实施例中，提供具有至少一个金属覆盖导电特征的所述介电材料包括：在所述介电材料上形成牺牲介电层；形成嵌入在所述介电材料内的导电特征；平坦化以提供其中牺牲介电层与所述导电材料基本共面的结构；在所述导电特征的导电表面上形成金属盖层，其中在形成所述金属盖层期间，金属残留物形成在所述牺牲介电层内或表面处；以及除去包含所述金属残留物的所述牺牲介电层。