[发明专利]薄膜晶体管装置、其制造方法以及显示装置

说明书

技术领域

本发明涉及一种有源矩阵(active matrix)方式的光电显示装置，特别涉及在液晶显示装置和有机电致发光(EL：Electroluminescence)显示装置中所使用的薄膜晶体管(TFT：Thin Film Transistor)装置、其制造方法以及显示装置。

背景技术

近年来，一直在进行采用TFT的液晶显示装置和EL显示装置等薄型显示装置的研发。采用多晶硅作为活性区域的材料的TFT与现有的非晶硅(amorphous silicon)TFT相比较，因为具有可以形成高精度的面板(panel)、可以一体形成驱动电路区域和像素区域、以及由于不需要驱动电路芯片(chip)以及安装的成本(cost)而可以降低成本等的优点而被关注。

TFT结构具有交错(Staggered)型和共面(coplanar)型。在多晶硅(poly silicon)TFT中，从在工艺(process)的起始进行高温的硅结晶化步骤来看，共面型是主流。采用图11说明共面型多晶硅TFT的一般结构和制造步骤。

如图11所示，在玻璃(glass)衬底91上形成作为基底膜的绝缘膜92，在该绝缘膜92上形成膜厚例如是50～100nm的多晶硅膜93，并且进行构图。由此，形成TFT。此时，在多晶硅膜93位于栅电极的下层的情况下，具有在除沟道区域以外的导电膜中也采用多晶硅膜93的情况。例如，存在如下的情况：在与活性区域不同地在活性区域的延伸上对多晶硅膜93进行构图(patterning)，用作保持电容部的下部电极。在对多晶硅膜93进行构图之后，在多晶硅膜93上形成由氧化硅膜等构成的栅极绝缘膜95。在其上形成栅电极96和保持电容部的上部电极100，形成层间绝缘膜97。接下来，以到达多晶硅膜93的方式，在栅极绝缘膜95和层间绝缘膜97中形成深度例如是500～600nm的接触孔98。在层间绝缘膜97上形成布线电极99。该布线电极99通过接触孔98与多晶硅膜93连接。并且，在布线电极99上形成上部绝缘膜101，以到达布线电极99的方式形成上部接触孔102。在此，为了防止上部接触孔102的开口不良，上部接触孔102以不与接触孔98重叠的方式形成。在上部绝缘膜101上形成像素电极103。像素电极103通过上部接触孔102连接到布线电极99。即，像素电极103通过布线电极99连接到多晶硅膜93。由此，形成有源矩阵型TFT装置。

如上所述，制造在栅电极的下层形成多晶硅膜的TFT装置时有几点要注意。对于第一个注意点来说，在采用多晶硅膜作为保持电容部的下部电极的情况下，为了起到下部电极的作用，要求多晶硅膜的电阻率非常小。因此，考虑增加针对多晶硅膜的杂质的掺杂(doping)量的方法。此时，由于增加掺杂量时也增大了对栅极绝缘膜的损伤(damage)，所以，需要抑制损伤并且增加针对多晶硅膜的掺杂量。例如，在专利文献1中记载了如下的方法：在成为保持电容部的下部电极的多晶硅膜中掺杂杂质时，对保持电容部以外进行掩膜(mask)，使成为下部电极的区域的电阻率降低。

对于第二个注意点来说，在由层间绝缘膜和栅极绝缘膜构成的绝缘膜中对到达下层的多晶硅膜的接触孔进行开口时，要求不穿透成为接触孔的底部的多晶硅膜的蚀刻处理(etching process)。若产生穿透，则接触孔的底部和多晶硅膜不连接。因此，可通过接触孔电连接像素电极和多晶硅膜的地方仅为与接触孔的侧面连接的多晶硅膜，连接电阻增大。

此外，在绝缘膜的膜厚为层间绝缘膜以及栅极绝缘膜合计为约600nm，另一方面，由于下层的多晶硅膜的膜厚是约50nm，所以，仅在提高工艺的均一性和控制性上，在所有的接触孔中，不穿透多晶硅膜地完全蚀刻绝缘膜是非常困难的。由此，在这样的蚀刻工艺中，需要绝缘膜与多晶硅绝缘膜的蚀刻速度比高。在进行仅重视蚀刻速度比的蚀刻时，可以不穿透多晶硅膜地很好地对接触孔进行开口。但是，在仅重视蚀刻速度比的情况下，由于与蚀刻速度降低相关，所以，为了对非常厚的绝缘膜进行开口需要较长时间，存在TFT装置的生产率降低的问题。这样，在重视蚀刻速度比的情况下，为了解决生产率降低这样的折衷(trade-off)，例如，在专利文献2中记载了通过以二至三阶段进行蚀刻来同时满足选择性和批量生产性的技术。

并且，在专利文献3中记载了如下的方法：在多晶硅膜的下层形成硅膜、硅化物(silicide)膜或金属膜等，由此，扩大蚀刻的工艺余量(process margin)而消除多晶硅膜的穿透和蚀刻不足。

专利文献1特开2001-296550号公报