[发明专利]半导体的封装结构和封装方法

说明书

技术领域

本发明主要披露了一种半导体的封装结构，更特别地是将半导体芯片与一个载板上的导电接点电连接以形成球栅阵列的封装结构及其方法。

背景技术

近年来随着半导体工艺技术的不断成熟与发展，各种高效能的电子产品不断推陈出新，而电子产品的功能朝向人性化与多功能等方面发展，然而，电子产品内部均有各种功能不一的集成电路(IC)元件。在电子元件的制作过程中，集成电路封装扮演着相当重要的角色，而集成电路封装形式可大致区分为双列直插式封装(DualIn-line Package，DIP)、球栅阵列封装(Ball Grid Array package，BGA)和卷带自动结合(Tape Automatic Bonding，TAB)封装等形式，并且每种封装形式均具有其特殊性。就球栅阵列式而言，这种封装技术利用焊球(solder ball)布满整个基板的底面积的方式，来取代传统的金属引线框(lead-frame)的引脚。

上述的球栅阵列封装采用引线接合(wire bonding)或倒装芯片(flip chip)的方式，将芯片的接点与基板的接点进行电连接，并且利用基板的内部线路层连接到基板底面，最后进行植球(ball mount)工艺，将焊球分别植接基板底面的接点，而上述的接点上均有焊球垫的结构。由于球栅阵列式封装能够利用整个基板的底面积作为接点的分布区，所以具有高引脚数的优势。然而，随着半导体产业的高度发展，更高引脚数的芯片被开发出来，使得单位芯片上分布过多的接点，除了造成接点过于接近而产生信号串音(crosstalk)的问题之外，也会造成植球时对芯片产生过多的压力而造成芯片的损害。因此，如何将高引脚数的芯片进行最好的配线，是一个待解决的问题。

在现有技术中，已有一些美国专利披露了将完成工艺的晶片(wafer)进行切割成一颗颗芯片(chip)之后，使用制造设备将芯片重新放置于另一个基板上，并使芯片有较宽的容纳空间，因此可以在封装过程中使用扇出(fan out)技术将芯片上的接点进行适当的分布，这些美国专利包括U.S.6,727,576、U.S.7,074,696、U.S.7,061,123等。另外，也有利用在芯片的接点与焊球之间加上一个导电的缓冲物，例如一种高分子凸块(Polymer bump)来吸收植球时对芯片所产生的压力，这些美国专利包括U.S.7,157,353、U.S.7,022,1059等。然而，上述这些现有技术仍使用较复杂的制造程序，例如：美国专利第7,074,696，其披露了一种先在基板上形成一层图案化的介电层之后，再将芯片固接至介电层(dielectric layer)上，并使芯片上的接点介于图案化的介电层之间，在将基板移除后，即直接在图案化的介电层上进行金属导线的布线。因此本发明提供一种较简便的封装方法及其封装结构，可以简化工艺并缩短制造的时间。

发明内容

鉴于以上的问题，本发明的主要目的在于提供一种球栅阵列封装方法，以提高球栅阵列封装结构的可靠度。

本发明的主要目的还在于提供一种球栅阵列封装结构，使用封装体和电路板将半导体包覆，可以有效提高封装的效益(yield)。

本发明披露了一种球栅阵列封装结构的封装方法，包括：提供具有第一表面和第二表面的载板；在载板的第一表面上方形成高分子材料层，其中高分子材料层具有上表面和下表面，其中高分子材料层的下表面形成在载板的第一表面上；在高分子材料层的上表面上形成多个图案化的导电接点，其中每一个导电接点具有正面和背面，其背面形成在高分子材料层的上表面上；提供多个半导体芯片，每一个半导体芯片的有源面上配置有多个焊垫；贴附多个半导体芯片，将每一个半导体芯片的有源面上的多个焊垫在与多个导电接点的正面形成电连接；注入模流，以形成封装体用来包覆多个半导体芯片和高分子材料层的上表面；依序剥除高分子材料层和载板，以曝露出每一个导电接点的表面；形成多个导电元件并电连接至每一个导电接点的正面；以及切割封装体，以形成多个完成封装的半导体结构。