[发明专利]MOS晶体管的接触结构、毗连的接触结构及半导体SRAM单元

权利要求书

1.一种金属氧化物半导体晶体管的接触结构，包括：

第一接触件，形成于半导体衬底上的第一介电层内，且与该第一介电层 实质上共平面，其中该第一接触件与该MOS晶体管的源极/漏极区域接触， 其中该第一接触件具有一长边和一宽边，长边与沟道的宽度方向平行，宽边 与沟道的宽度方向垂直，且长边大于宽边；

第二接触件，形成于该第一介电层上的第二介电层内，且与该第二介电 层实质上共平面，其中该第二接触件与该第一接触件重叠，其中该第二接触 件为方形；以及

第三接触件，至少部分形成于该第二介电层内，且与该第二介电层的顶 表面实质上共平面，其中该第三接触件与该MOS晶体管的栅极区域接触。

2.如权利要求1所述的MOS晶体管的接触结构，其中该栅极区域和该 第一接触件实质上与该第一介电层的顶表面共平面，且该第三接触件完全形 成于该第二介电层内。

3.如权利要求1所述的MOS晶体管的接触结构，其中该第一接触件的 厚度范围介于比该栅极区域厚50埃与该栅极区域的一又二分之一的厚度之 间，且该第三接触件形成于该第一与该第二介电层内。

4.如权利要求1所述的MOS晶体管的接触结构，其中该第一接触件为 矩形，具有最小的设计法则尺寸的宽边。

5.如权利要求1所述的MOS晶体管的接触结构，其中该第一介电层与 该第二介电层的组成材料选自包括SiO₂、氮化硅、低介电常数材料及其任意 组合的一组材料。

6.如权利要求1所述的MOS晶体管的接触结构，其中该第一介电层包 括覆盖该MOS晶体管的应变诱发层，且该应变诱发层的厚度至少大于三倍 的该栅极宽度的最小设计法则尺寸。

7.如权利要求1所述的MOS晶体管的接触结构，其中该第一接触件、 第二接触件和第三接触件的组成材料选自包括Cu、W、Al、AlCu、Ni、Co、 TiN、TaN、Ta及其任意组合的一组材料。

8.如权利要求1所述的MOS晶体管的接触结构，其中该第一接触件的 深宽比值小于4∶1，且该第二接触件与第三接触件的深宽比值小于4.5∶1。

9.如权利要求1所述的MOS晶体管的接触结构，其中该MOS晶体管 具有鳍式场效应晶体管配置。

10.如权利要求1所述的MOS晶体管的接触结构，其中该第二接触件和 第三接触件连接至第一导电构件与第二导电构件，其分别形成于该第二介电 层的顶表面上。

11.一种毗连的接触结构，用于金属氧化物半导体晶体管，包括：

第一接触件，形成于半导体衬底上的第一介电层内，且与该第一介电层 实质上共平面，其中该第一接触件与第一MOS晶体管的源极/漏极区域接触， 其中该第一接触件具有一长边和一宽边，长边与沟道的宽度方向平行，宽边 与沟道的宽度方向垂直，且长边大于宽边；以及

第二接触件，至少部分形成于该第一介电层上的第二介电层内，且与该 第二介电层实质上共平面，其中该第二接触件的一端与该第一接触件重叠， 而该第二接触件的另一端与该第二MOS晶体管的栅极电极上的硅化物层直 接接触。

12.如权利要求11所述的毗连的接触结构，其中该栅极电极与该第一接 触件实质上与该第一介电层共平面，且该第二接触件完全形成于该第二介电 层内。

13.一种半导体静态随机存取存储器单元，包括：

第一PMOS上拉式晶体管，包括连接高电压供应节点的漏极、连接第二 储存节点的源极、及连接第一储存节点的栅极；

第一NMOS下拉式晶体管，包括连接低电压供应节点的漏极、连接该第 二储存节点的源极、及连接该第一储存节点的栅极；

第二PMOS上拉式晶体管，包括连接该高电压供应节点的漏极、连接该 第一储存节点的源极、及连接该第二储存节点的栅极；

第二NMOS下拉式晶体管，包括连接该低电压供应节点的漏极、连接该 第一储存节点的源极、及连接该第二储存节点的栅极；

第一介电层，形成于该第一PMOS上拉式晶体管和第一NMOS下拉式 晶体管上，及该第二PMOS上拉式晶体管和第二NMOS下拉式晶体管上；

第一局部互连线，电性连接该第一PMOS上拉式晶体管的该源极和该第 一NMOS下拉式晶体管的该源极，该第一局部互连线形成于该第一介电层 内，且与该第一介电层实质上共平面；

第二局部互连线，电性连接该第一PMOS上拉式晶体管的该源极和该第 一NMOS下拉式晶体管的该源极，该第二局部互连线形成于该第一介电层 内，且与该第一介电层实质上共平面；

第二介电层形成于该第一介电层，该第一局部互连线及该第二局部互连 线上；

第三局部互连线，位于该第一局部互连线上方，电性连接该第一局部互 连线与该PMOS的该栅极和该NMOS晶体管的该栅极，该第三局部互连线 至少部分形成于该第二介电层内，且与第二介电层的顶表面实质上共平面；

第四局部互连线，位于该第二局部互连线上方，电性连接该第二局部互 连线与该PMOS的该栅极和该NMOS晶体管的该栅极，该第四局部互连线 至少部分形成于该第二介电层内，且与第二介电层的顶表面实质上共平面；

第一接触栓，与该第一PMOS上拉式晶体管的该漏极区域接触，该第一 接触栓形成于该第一介电层内，且与该第一介电层实质上共平面；

第二接触栓，与该第一接触栓重叠，且连接该第一接触栓至该高电压供 应，该第二接触栓形成于该第二介电层内，且与该第二介电层实质上共平面；

第三接触栓，与该第一NMOS下拉式晶体管的该漏极区域接触，该第三 接触栓形成于该第一介电层内，且与该第一介电层实质上共平面；以及

第四接触栓，与该第三接触栓重叠，且连接该第三接触栓至该低电压供 应，该第四接触栓形成于该第二介电层内，且与该第二介电层实质上共平面，

其中该第一接触栓都具有一长边和一宽边，长边与该第一PMOS上拉式 晶体管的沟道的宽度方向平行，宽边与该第一PMOS上拉式晶体管沟道的宽 度方向垂直，且长边大于宽边，其中该第二接触栓为方形。