[发明专利]半导体器件

说明书

相关申请的交叉引用

2007年3月30日提交的日本专利申请No.2007-91365的公开内容，包括说明书、附图和摘要，在这里全部引入作为参考。

技术领域

本发明涉及半导体器件，并且特别地涉及一种有效适用于例如SOC(芯片上系统)的半导体器件的技术。

背景技术

日本未审专利公开No.2005-259879(专利文献1)公开一种技术，其中实现了以下功能：当为了防止泄漏电流而在电源线中安排一个开关时，能减小布局设计的负担，并且能减小开关中发生的电压降落对信号延迟的影响。

将给出更具体的描述。以条纹图形安排多个电源线组，并且通过从电源线组分支的多个分支线组，对一个电路单元供给电源。通过一个安排在分支线组中的电源开关单元，中断电路单元的电源。为此，有可能在一个能安排多个电路单元的整个区域中分散地安排电源开关单元，并且关于各相对少数的电路单元，通过一个电源开关单元精细地实行电源的中断。

日本未审专利公开No.2005-268695(专利文献2)公开一种技术，它提供中断一个电路单元的电源的功能，仍有可能使设计更有效。

将给出更具体的描述。以垂直条纹图形按间隔等于或小于预定最大间隔来安排多个电源线组。使多个分支线组从电源线组分支，并且在它们从那里分支处的电源线组到下一个电源线组的范围之内，以水平条纹图形安排所述多个分支线组。在电源线组与分支线组之间的分支点处安排一个电源开关单元，以中断从电源线组到分支线组的电源供给。从分支线组供给电源的电路单元沿分支线组安排。

日本未审专利公开No.2005-286082(专利文献3)公开一种半导体芯片，其中分散地安排一个电源开关控制器、一个开关单元、一条电源线、一条GND线以及其它类似器件。

日本未审专利公开No.2005-159348(专利文献4)和日本未审专利公开No.Hei 11(1999)-87520(专利文献5)公开在一个半导体芯片的芯区域中安排一个垫的技术。

[专利文献1]

日本未审专利公开No.2005-259879

[专利文献2]

日本未审专利公开No.2005-268695

[专利文献3]

日本未审专利公开No.2005-286082

[专利文献4]

日本未审专利公开No.2005-159348

[专利文献5]

日本未审专利公开No.Hei 11(1999)-87520

发明内容

作为各种半导体器件中的一种，存在称为SOC(芯片上系统)的那些芯片。SOC是一种通过形成一个系统而获得的半导体器件，这种系统由在一个半导体芯片之上的中央处理单元(CPU)、存储器和其它类似器件构成。按常规，系统功能常通过结合多个半导体芯片而实现。系统功能通过一个芯片而实现的被称为SOC。SOC例如用于移动设备。随着移动设备的发展，越来越需要SOC减小功率消耗。为了减小SOC的功率消耗，采用了一种中断向不必要电路提供电源的技术。将给出更具体的描述。在SOC(半导体芯片)中，对各功能块例如CPU和存储器设置一个电源开关。通过接通/断开这些电源开关来控制各功能块的电源和这个电源的中断。例如，当需要CPU而不需要存储器时，将耦合到CPU的电源开关接通，以对CPU供给电源。同时，将耦合到存储器的电源开关断开，以中断存储器的电源。如上所述，通过对一个需要的功能块供给电源和对一个不需要的功能块中断电源，能减小整个SOC的功率消耗。如果对一个不需要的功能块也供给电源，即使当该功能块未操作时，例如也有泄漏电流或其它类似电流通过，并且消耗功率。因此，当通过一个电源开关中断一个不需要的功能块的电源时，不会产生泄漏电流或其它类似电流，并且结果，能减小功率消耗。

图54是图示了一个SOC(半导体芯片)的顶视图，它是本发明人讨论的一种技术。在图54中，半导体芯片CHP为矩形，并且在中心部分形成一个芯区域CR。在芯区域CR外面形成一个I/O区域IOR。如图54所图示的，芯区域CR例如分成功能块A至功能块F。例如，在功能块A中形成CPU，以及在功能块B中形成存储器。在功能块A至功能块F中的相邻功能块之间的边界，设有多个电源开关SW构成的电源开关行SWL。通过接通电源开关SW，能对各功能块A至功能块F独立地供给电源。通过断开电源开关SW，能对各功能块A至功能块F单独地中断电源。