[发明专利]低功率电平敏感扫描设计锁存器的方法和系统

权利要求书

1.一种电路，包括：

一个或多个锁存电路；

位于一个或多个锁存电路中的至少一个逻辑；和

电源门控电路，其耦合到所述至少一个逻辑，该逻辑使得能够确定性地防止电流流到所述至少一个逻辑和从所述至少一个逻辑流出。

2.根据权利要求1所述的电路，其中所述电源门控电路包括：

第一电压连接，用于将电源门控电路耦合到电压源；

接地电压连接，用于将电源门控电路耦合到接地参考；和

第一晶体管，其具有耦合到所述第一电压连接的源极端和耦合到所述至少一个逻辑的漏极端；和

耦合到第一晶体管的栅极的电源门控输入，在该电源门控输入接收具有可选择的幅度的第一输入电压。

3.根据权利要求2所述的电路，其中电源门控电路还包括：

第二晶体管，其具有耦合到所述至少一个逻辑的源极端和耦合到所述接地电压连接的漏极端；和

反相器，其具有耦合到电源门控输入的输入端和耦合到第二晶体管的栅极端的输出端，所述反相器在输出端提供反相的输入电压；

其中第二晶体管对其值是接通第一晶体管的阈值电压的反相的阈值电压接通。

4.根据权利要求2所述的电路，其中：

当第一输入电压的幅度至少是接通第一晶体管所需的高阈值电压时，电流通过第一晶体管从电压源流到所述至少一个逻辑；和

当第一输入电压的幅度小于所述高阈值电压时，没有电流流过第一晶体管。

5.根据权利要求3所述的电路，其中：

当第一输入电压的幅度至少是接通第一晶体管所需的高阈值电压时，反相的输入电压至多是接通第二晶体管所需的低阈值电压，并且电流通过第二晶体管从所述至少一个逻辑流到接地电压连接；和

当反相的输入电压的幅度高于接通第二晶体管所需的低阈值电压时，没有电流流过第二晶体管。

6.根据权利要求2所述的电路，其中：

当第一输入电压的幅度至多是接通第一晶体管所需的低阈值电压时，电流通过第一晶体管从电压源流到所述至少一个逻辑；和

当第一输入电压的幅度高于所述低阈值电压时，没有电流流过第一晶体管。

7.根据权利要求3所述的电路，其中：

当第一输入电压的幅度至多是接通第一晶体管所需的低阈值电压时，反相的输入电压至少是接通第二晶体管所需的高阈值电压，并且电流通过第二晶体管从所述至少一个逻辑流到接地电压连接；和

当反相的输入电压低于接通第二晶体管所需的高阈值电压时，没有电流流过第二晶体管。

8.根据权利要求1所述的电路，其中所述一个或多个锁存电路是电平敏感扫描设计LSSD锁存电路，其被配置为下述的多个锁存电路设计中的一个：

第一两锁存器LSSD配置，其具有第一LSSD锁存电路，该第一LSSD锁存电路包括分开的扫描逻辑和数据逻辑，并且不包括耦合到第二LSSD锁存电路的功能数据输出，该第二LSSD锁存电路包括扫描逻辑和所述功能数据输出；

第二两锁存器LSSD配置，其具有完全由扫描逻辑组成的第一LSSD锁存电路、和包括扫描逻辑和所述功能数据输出的第二LSSD锁存电路；

第三两锁存器LSSD配置，其具有均包括分开的扫描逻辑和数据逻辑的第一LSSD锁存电路和第二LSSD锁存电路；和

第四两锁存器LSSD配置，其具有包括分开的扫描逻辑和数据逻辑和所述功能数据输出的第一LSSD锁存电路、和完全由扫描逻辑组成的第二LSSD锁存电路。

9.根据权利要求2所述的电路，其中：

当第一晶体管对高阈值电压接通时，在所述ASIC的制造测试模式期间，所述电源门控输入的所述第一输入电压的幅度被设置为至少是所述第一晶体管的高阈值电压；和

当第一晶体管仅对高阈值电压接通时，在ASIC的正常功能模式期间，所述电源门控输入的第一输入电压的幅度被设置为低于高阈值电压，由此，电源门控电路防止电流在所述ASIC的正常功能模式期间到达所述一个或多个锁存电路内的所述至少一个逻辑。

10.根据权利要求1所述的电路，其中该电路是集成电路。

11.根据权利要求1所述的电路，其中该电路是专用集成电路ASIC。