[发明专利]具有晶粒容纳通孔与连接通孔的半导体元件封装与其方法

说明书

技术领域

本发明与一种半导体元件封装的结构有关，特别是关于一种具有晶粒容纳通孔与连接通孔的半导体元件封装结构与其方法，此结构能缩小封装的尺寸并改善其良率与可靠度。

背景技术

近年来，高科技电子制造工业推出了许多含有更多功能组合、更人性化的电子产品。半导体科技的发展使得半导体封装在尺寸缩小方面有快速的进程，如多脚位(multi-pin)和微脚距(fine pitch)技术的采用、电子零件的微型化之类。晶片级封装(wafer level package，WLP)的目的与好处包含减少生产成本、减少因为使用较短的导线路径而产生的寄生电容与寄生电感效应、获得较佳的信噪比(signal to noise ratio，SNR)。

因为一般封装技术得先将晶片上的晶粒(dice)分成个别的晶粒(dies)再分别进行封装，因此就制造方法而言，此类技术相当耗时。由于芯片封装技术深受集成电路发展的影响，因此对电子装置的大小要求越来越多，对封装技术亦然。基于上述理由，今日封装技术的趋势是朝球门阵列(ball grid array，BGA)、覆晶球门阵列(flip chip ball grid array，FC-BGA)、芯片尺寸封装(chipscale package，CSP)及晶片级封装(wafer level package，WLP)发展。“晶片级封装”被认为是在晶片被分(切割)成晶粒(dies)之前先进行整体的封装与连接以及其它制成步骤。通常，完成所有组装步骤或封装步骤后，独立的半导体封装会从一含有多个半导体芯片的晶片上分离。晶片级封装具有极小的尺寸兼极佳的电性。

在制造方法中，晶片级芯片尺寸封装(WLCSP)为一先进的封装技术，其晶粒是在晶片上制造与测试的，随后再以切割(dicing)的方式分离以在一表面黏着线(surface mount line)上进行组装。因为晶片级封装技术采用整片晶片作为一对象，而非采用单一的芯片或晶粒，因此，在划线(scribing)流程施行之前封装与测试就已经完成了；再者，WLP因为是非常先进的技术，以往焊接线接合(wire bonding)、芯片黏结(die mount)、点胶(under-fill)的步骤都可以省略。借着使用WLP技术，其成本与制造时间都可减少，且产生的WLP结构可与晶粒相同；因此，此技术可以满足电子装置微型化的需求。再者，晶片级芯片尺寸封装能使用晶粒的周边区域作为焊接点来将重布电路(redistribution circuit)直接印刷在晶粒上，为其优点之一。此方法是将晶粒表面上一区域阵列作重新分布，可充分运用到整块晶粒区域。焊接点是以形成覆晶凸块的方式配置在重布电路上，故晶粒的底面能通过间距微小的焊接点直接连接到印刷电路板(PCB)。

虽然晶片级芯片尺寸封装(WLCSP)能大幅减少信号路径的距离，但随着晶粒与内部元件的整合度越来越高，要将所有焊接垫配置在晶粒表面上仍旧是非常困难的。因为晶粒上的脚位数会随着整合度的提升而增加，故此要在一区域阵列内将脚位重布化是很困难的。就算脚位成功地重布化，其脚位间的距离会太小而无法配合印刷电路板(PCB)的间距(pitch)。换言之，由于封装的尺寸庞大，此种先前技术的制造工艺与结构会有良率与可靠度的问题。另外在制造上也有成本较高与耗时的缺点。

WLP技术是一种先进的封装技术，其晶粒是在晶片上制造与测试的，随后再以切割(dicing)的方法分离在一表面黏着线(surface mount line)上进行组装。因为晶片级封装技术采用整片晶片作为一对象，而非采用单一的芯片或晶粒，因此，在划线切割(scribing)流程施行之前封装与测试就已经完成了；再者，因为WLP是非常先进的技术，以往焊线接合(wire bonding)、芯片黏结(die mount)、底部填充(under-fill)的步骤都可以省略。借着使用WLP技术，其成本与制造时间都可减少，且产生的WLP结构可与晶粒相同；因此，此技术可以满足电子装置微型化的需求。