[发明专利]能在使用压缩的高速缓存行信息价值的计算系统中使用的处理器和存储器控制器

权利要求书

1.一种半导体芯片，其特征在于，包括：

存储器控制器，其具有：

总线或点对点链接接口，用于接收对存储器读取和存储器写入的请求 并提供对请求的响应；

请求和响应队列，用于在输入方向上将请求进行排队并在输出方向上 将对请求的响应排队；

调度器，用于调度存储器请求；

压缩映象高速缓存，用于存储指示信息，所述指示信息指示存储在存 储器中的一条高速缓存线的信息包含压缩形式的第一高速缓存线以及与 所述第一高速缓存线压缩在一起的第二高速缓存线；

存储器请求队列，用于将调度器调度的请求排队；以及

存储器接口，用于从与存储器控制器耦合的特定类型的存储器中读取 信息以及将信息写入其中，所述存储器接口耦合至所述压缩映象高速缓 存。

2.如权利要求1所述的半导体芯片，其特征在于，所述指示信息包括用 于所述存储器的存储器空间的多个块中的每个块的一个比特，其中所述比特提 供了每个相应块的压缩/未压缩状态。

3.如权利要求2所述的半导体芯片，其特征在于，当相应块的所有比特 都存储同样的值时，将该值标识在所述指示信息中。

4.如权利要求1所述的半导体芯片，其特征在于，所述指示信息包括用 于所述存储器的存储器空间每一对对准块的一个比特，用于提供每一对对准块 的压缩/未压缩状态。

5.如权利要求4所述的半导体芯片，其特征在于，当对准块的所有比特 都存储同样的值并且施加的是压缩状态时，将该值标识在所述指示信息中。

6.一种计算系统，其特征在于，包括：

处理器；

存储器控制器；以及

存储器，其通过所述存储器控制器与所述处理器耦合以使由所述处理器操 作的数据能够被存储在所述程序可访问的存储器中，

其中所述存储器控制器具有：

总线或点对点链接接口，用于接收对存储器读取和存储器写入的请求 并提供对请求的响应；

请求和响应队列，用于在输入方向上将请求进行排队并在输出方向上 将对请求的响应排队；

调度器，用于调度存储器请求；

压缩映象高速缓存，用于存储指示信息，所述指示信息指示存储在所 述存储器中的一条高速缓存线的信息包含压缩形式的第一高速缓存线以 及与所述第一高速缓存线压缩在一起的第二高速缓存线；

存储器请求队列，用于将调度器调度的请求排队；以及

存储器接口，用于从与存储器控制器耦合的特定类型的存储器中读取 信息以及将信息写入其中，所述存储器接口耦合至所述压缩映象高速缓 存。

7.如权利要求6所述的计算系统，其特征在于，所述指示信息包括用于 所述存储器的存储器空间的多个块中的每个块的一个比特，其中所述比特提供 了每个相应块的压缩/未压缩状态。

8.如权利要求7所述的计算系统，其特征在于，当被压缩的高速缓存线 的所有比特都存储同样的值时，将该值标识在所述指示信息中。

9.如权利要求6所述的计算系统，其特征在于，所述指示信息包括用于 所述存储器的存储器空间的每一对对准块的一个比特，用于提供每一对对准块 的压缩/未压缩状态。

10.如权利要求9所述的计算系统，其特征在于，当对准块的所有比特都 存储同样的值并且施加的是压缩状态时，将该值标识在所述指示信息中。