[发明专利]能在使用压缩的高速缓存行信息价值的计算系统中使用的处理器和存储器控制器

说明书

本发明专利申请是国际申请号为PCT/US2004/043523，国际申请日为2004 年12月22日，进入中国国家阶段的申请号为200480039058.1，名称为“能在 使用压缩的高速缓存行信息价值的计算系统中使用的处理器和存储器控制器” 的发明专利申请的分案申请。

技术领域

本发明一般涉及计算系统；尤其涉及能在使用压缩的高速缓存行信息价值 (cache lines’worth of information)的计算系统中使用的处理器和存储器控制器。

背景技术

图1示出了基本计算系统的架构的一部分，包括：1)处理器101；2)高速缓 存102；3)存储器控制器103；以及4)系统存储器104。处理器101通过执行对 数据元素进行各种操作的指令来执行软件例程。指令和数据元素被存入高速缓存 102和/或系统存储器104。当处理器101需要特定的指令或数据元素时，它在向系 统存储器104请求期望的指令或数据元素前在高速缓存102中进行查找。

一般，高速缓存102被认为比系统存储器104快。更好地说，处理器101等 待高速缓存102中驻留的指令或数据元素的时间少于等待系统存储器104中驻留的 指令或数据元素的时间。高速缓存102和系统存储器104之间的该等待时间差异通 常是由于高速缓存102用比实现系统存储器的存储器单元(例如，DRAM单元) 固有更快的存储器单元(例如，SRAM单元)实现而出现的。

每位存储空间中，SRAM型高速缓存102比DRAM型系统存储器104更昂贵。 因此，图1的计算系统架构尝试通过设计为将更频繁使用的指令和数据元素存入高 速缓存102并将较少使用的指令和数据元素存入系统存储器104来优化成本和性能 两者。通过将更频繁使用的指令和数据元素存入高速缓存，处理器应忍受等待指令 /数据从系统存储器104中取的所耗时间的形式的可接收的“计时惩罚命中”，因 为高速缓存102中将找到处理器所需的指令/数据的有效百分比。

为了提升“高速缓存命中”的百分比(即，在高速缓存102中找到所需指令 或数据元素的实例)，“时间局部性”和“空间局部性”的概念开始起作用。时间 局部性是单个指令或数据元素倾向于在它已被使用后不久被使用的概念。空间局部 性是存储器中相互靠近的指令和数据元素(即具有相似地址)趋于在约同一时间被 使用的概念。时间局部性是通过在首次将指令和数据元素从系统存储器104传递到 高速缓存102后将它们保存于高速缓存102中至少一些时间周期来解决的。

空间局部性是通过将高速缓存102设计成装载来自系统存储器102的数据块 (即，多个指令或数据元素)，其内容近似(例如，“包围”)需要从系统存储器 104取出的任何单个指令或数据元素来解决的。例如，如果需要来自系统存储器104 的地址X处的指令，代替仅传递来自系统存储器104的所需指令，代替仅将来自 系统存储器104的所需指令传递到高速缓存102，将与关于地址X的多个地址相对 应的内容块从系统存储器104传递到高速缓存102。

图2通过示出将内容105的第一邻接“块”(它通过多个系统存储器地址引 用)载入单个高速缓存行107；且将内容106的第二邻接“块”(它通过多个系统 存储器地址的不同组引用)载入另一单个高速缓存行108来尝试描绘这种情况。为 简单起见，图2将高速缓存204示作单个结构。但各种计算系统是用不同级的高速 缓存进行设计的。例如，许多类型的计算系统具有两级高速缓存(1级(L1)高速 缓存和2级(L2)高速缓存)，其中第一级高速缓存(L1)对应于比第二级高速 缓存(L2)更少的处理器等待时间。L1高速缓存被假定存储最频繁使用的数据元 素和指令，而L2高速缓存被假定存储与L1高速缓存中的那些相比较少频繁使用 但比系统存储器中的那些更频繁使用的数据元素和指令。

常规地，两个高速缓存级是用与系统存储器相比更快的存储器类型来实现的 (例如，L1和L2高速缓存两者都是用SRAM存储器单元实现的)；但是，L1高 速缓存与处理器集成入同一半导体管芯，而L2高速缓存是用与处理器不同的半导 体管芯实现的。“片载”高速缓存访问快于“非片载”高速缓存访问，对L1高速 缓存的访问对应于与对L2高速缓存的访问相比处理器的更少的等待时间。