[发明专利]高速占空比校准电路

权利要求书

1.一种高速占空比校准电路，其特征在于该电路中输入缓冲级(10)的输入端接输入信号(CKI)；输入缓冲级(10)的输出同时接倒相器(20)、2-1MUX(30)的第二输入端和第一占空比检测(40)的输入端；倒相器(20)的输出端接2-1MUX(30)的第一输入端；第一占空比检测(40)的输出端接2-1MUX(30)的第三输入端；2-1MUX(30)的输出(CKS)接占空比微调电路(50)；占空比微调电路(50)的输出(CKD)接调整级(60)的第一输入端，调整级(60)的输出接至输出缓冲器(70)；输出时钟(CKO)反馈至第二占空比检测(80)的输入端；第二占空比检测(80)的输出端接调整级(60)的第二输入端；输入缓冲级(10)的作用是保障时钟对后续电路的扇出能力；第一占空比检测(40)用于初步检测输入时钟的占空比信息，为2-1MUX(30)提供通道选择信号；2-1MUX(30)用于选取一路占空比恒大于等于50％的时钟；占空比微调电路用于进一步增加2-1MUX(30)的输出(CKS)的占空比，以避免第一占空比检测(40)可能存在的占空比检测失调；调整级(60)用于调整时钟的占空比；输出缓冲器(70)用于提高输出时钟的扇出能力；第二占空比检测(80)用于检测输出时钟的占空比。

2.根据权利要求1所述的高速占空比校准电路，其特征在于所述的2-1MUX(30)由第一传输门(301)和第二传输门(302)组成两个有效信号相反的通路，选通信号(S)接两个传输门的第一公共输入端，选通信号同时接倒相器(303)的输入端，倒相器(303)的输出端接两个传输门的第二公共输入端，两个传输门的公共输出端(CKS)接占空比微调电路(50)的输入端。

3.根据权利要求1所述的高速占空比校准电路，其特征在于所述的第一占空比检测(40)由积分器(401)和施密特触发器(402)构成；积分器(401)的输入接输入缓冲级(10)的输出CKB，积分器(401)的输出接施密特触发器(402)的输入，施密特触发器(402)的输出端(S)接2-1MUX(30)的第三输入端。

4.根据权利要求1所述的高速占空比校准电路，其特征在于所述的占空比微调电路(50)由第一倒相器(501)和第二倒相器(502)级联而成；第一倒相器(501)的输入端CKS接2-1MUX(30)的输出端，第二倒相器(502)的输出端CKD接调整级(60)的第一输入端。

5.根据权利要求1所述的高速占空比校准电路，其特征在于所述的调整级(60)中，第一晶体管(PM1)、第二晶体管(NM1)、第三晶体管(NM2)的源、漏极顺序串联连接，第一晶体管(PM1)、第二晶体管(NM1)的漏端接第六倒相器(601)作为整形，第六倒相器(601)的输出端CKD接输出缓冲器(70)的输入端。

6.根据权利要求1所述的高速占空比校准电路，其特征在于所述的输出缓冲器(70)由第七倒相器(701)、第八倒相器(702)、第九倒相器(703)和第十倒相器(704)顺序级联而成，第七倒相器(701)的输入端接调整级(60)的输出端CKC，第十倒相器(704)的输出端CKO即为输出时钟，同时反馈接至第二占空比检测(80)的输入端。

7.根据权利要求1所述的高速占空比校准电路，其特征在于所述的第二占空比检测(80)由运算放大器(801)、电阻(R1)、第一电容(C1)、第二电容(C2)和直流偏置电压(Vb)组成；电阻(R1)的一端接输出缓冲器(70)的输出端CKO，另一端接运算放大器(801)的反相输入端；第一电容(C1)的一端接运算放大器(801)的反相输入端，另一端接运算放大器(801)的输出端ADJ；第二电容(C2)的一端接第二占空比检测(80)的输出端ADJ，另一端接地；直流偏置电压(Vb)的一端接运算放大器(801)的同相输入端，另一端接地。