[发明专利]高速占空比校准电路

说明书

技术领域

本发明适用于各种高速通信传输中时钟占空比校正的应用场合，如双数据率(Double Data Rate，DDR)、SRAM和流水线型处理器等，属于占空比校准电路设计的技术领域。

背景技术

随着集成电路的工艺更新换代和设计技术的不断革新，芯片的工作速度得以持续提高，由于高速度意味着更苛刻的时序精度，相应地，对系统的时钟的性能要求也相应提高，其中一个重要的性能指标便是时钟的占空比。通常来说，一个50％的占空比对于数据的传播最有利，而对于一些采用诸如双数据率、流水线工作方式的系统来说，50％占空比更是系统稳定工作的必要保障。

在实际应用场合中，由于需要较高的频率和严格的同步，系统时钟往往通过锁相环(PLL)或延迟锁相环(DLL)来产生。在此过程中，由于电路设计本身产生的失配和芯片制造过程中工艺与仿真模型的偏差，经倍频、同步后产生的时钟往往不能保证50％的占空比。此外，即使产生的时钟占空比为严格的50％，在随后的时钟传播过程中，由于传播链路中所同样存在的系统及工艺偏差，占空比也将发生失调，在频率较高的情况下，占空比的失调甚至将使时钟信号不能正常翻转而造成严重的时序错误。综上，在这些对占空比要求苛刻的场合中，除了对PLL、DLL产生的系统时钟占空比进行校准外，必要时也要对敏感模块前的输入时钟进行占空比校准。

目前的占空比校准方式大体可以分为数字方式和模拟方式。其中数字方式由于最小延迟单元的限制，校准精度存在离散性，往往不能获取精确的校准结果，此外数字方式大多还需要借助相位合成、计数检测等方式，其时序的要求导致工作速度不能太高，而占空比校准的应用场合在更高的频率下显得更为迫切。模拟方式又存在多种方式，区别的重点在于占空比的检测手段，其中以电荷泵检测方式最为常见，然而在上GHz的频率下这种方式的功耗大大增加，而且失配对校准误差的影响更为明显。FVC(频率电压转换器)另一种检测手段，其原理大致利用FVC来分别检测高、低电平宽度，但是这种利用开关电容技术的FVC本身的工作频率仅限于一两百MHz以下。

发明内容

技术问题：本发明旨在解决上述背景中提到的技术问题，解决高速时钟的空比校准。该电路基于连续时间积分器检测占空比，通过直接在时钟传播链路中调整占空比来提高工作速度。

技术方案：本发明的目的在于，针对现有占空比校准电路存在的不足，提出一种在指定工艺下能在更高、更宽的频率范围内进行占空比校准。所提出的方案除了工作频率范围拓展外，对工艺失配等现象还具有较好的抑制力。

该电路中输入缓冲级的输入端接输入信号；输入缓冲级的输出同时接倒相器、2-1MUX的第二输入端和第一占空比检测的输入端；倒相器的输出端接2-1MUX的第一输入端；第一占空比检测的输出端接2-1MUX的第三输入端；2-1MUX的输出接占空比微调电路；占空比微调电路的输出接调整级的第一输入端，调整级的输出接至输出缓冲器；输出时钟反馈至第二占空比检测的输入端；第二占空比检测的输出端接调整级的第二输入端；输入缓冲级的作用是保障时钟对后续电路的扇出能力；第一占空比检测用于初步检测输入时钟的占空比信息，为2-1MUX提供通道选择信号；2-1MUX用于选取占空比恒大于等于50％的时钟；占空比微调电路用于进一步增加2-1MUX的输出的占空比，以避免第一占空比检测可能存在的占空比检测失调；调整级用于调整时钟的占空比；输出缓冲器用于提高输出时钟的扇出能力；第二占空比检测用于检测输出时钟的占空比。所述的2-1MUX由第一传输门和第二传输门组成两个有效信号相反的通路，选通信号接两个传输门的第一公共输入端，选通信号同时接倒相器的输入端，倒相器的输出端接两个传输门的第二公共输入端，两个传输门的公共输出端接占空比微调电路的输入端。

所述的第一占空比检测由积分器和施密特触发器构成；积分器的输入接输入缓冲级的输出CKB，积分器的输出接施密特触发器的输入，施密特触发器的输出端接2-1MUX的第三输入端。

所述的占空比微调电路由第一倒相器和第二倒相器级联而成；第一倒相器的输入端CKS接2-1MUX的输出端，第二倒相器的输出端CKD接调整级的第一输入端。

所述的调整级中，第一晶体管、第二晶体管、第三晶体管的源、漏极顺序串联连接，第一晶体管、第二晶体管的漏端接第六倒相器作为缓冲，第六倒相器的输出端CKD接输出缓冲器的输入端。