[发明专利]基于Avalon总线的流处理器IP核

说明书

技术领域

本发明涉及一种流处理器IP核，尤其是采用FPGA实现的基于Avalon总线的流处理器IP核。

背景技术

流处理器是新一代面向密集计算的高性能微处理器的典型代表，流处理器的主要功能就是顺序处理有序数据记录。记录由相关数据的集合组成，有序的记录构成流，流的长度不固定，流记录可以是任意数据类型，但同一个流中的记录类型相同。流处理器专门面向流应用。流应用主要分为两类：一类是媒体应用；另一类是科学计算。流应用具有以下几个主要特征：计算密集性，与传统的桌面应用相比，流应用对每次从内存取出的数据都要进行大量的算术运算；并行性，以数据级并行为主，同时存在指令级和任务级并行；局域性，是指应用中的数据重用局域性。根据这些特点，流处理器采用流级和核心级两级编程模式，流级程序负责数据的组织，核心级程序负责数据的计算。

流处理器由流处理核、主机接口、标量核组成。流处理核通过主机接口与标量核连接。流处理核由流控制器、流寄存器文件SRF(Stream Register File)、微控制器、存储控制器、多个运算簇、网络接口组成。流控制器与主机接口相连，接收数据和地址信号。流控制器与存储控制器、流寄存器文件SRF、微控制器和网络接口相连接，向它们发送流指令产生的控制信号。流寄存器文件SRF与存储控制器和运算簇相连，用来存储流数据：同计算相关的输入数据流、输出数据流以及中间数据都存放在流寄存器文件SRF中，保证数据能够在处理器内部循环利用而不产生对外部存储器DRAM的访问。微控制器与运算簇直接相连，向运算簇发送超长指令字。流应用中所有的计算指令由运算簇完成，每个运算簇内包含多个ALU及ALU间的簇内互联开关，运算簇之间通过通讯单元保证不同运算簇间的通讯。流处理核通常作为协处理器，需要与主处理器协同工作，主处理器通常称为标量处理器或标量核。执行流应用时，标量核将程序员编写的高级流操作编译成低级流操作，再发送到流处理核中执行。

可编程片上系统(SOPC，System on a Programmable Chip)是指：中央处理器、数字信号处理器、存储器、模拟电路、信号采集和转换电路等集成在一块印制电路板上来实现系统的功能，并且能够根据用户需求进行可编程开发。随着微电子技术的发展，一块芯片内部可以集成很多器件，这种在一块可编程芯片上集成的系统称为SOPC。由于SOPC的规模非常庞大，涉及工作量很大，因此对已经设计好的模块进行重复使用十分必要，解决这个问题的一个方法是使用IP核(Intellectual Property Core)。IP核在集成电路领域指已经过验证的、可重复利用的并具有确定功能的集成电路模块。IP核的使用可以大大降低设计时间、成本，提高设计效率。现有百万门以上的芯片70％的模块是IP核的重复使用。

但是媒体应用和科学计算等领域的流应用处理速度的要求日益增高，由于通用微处理器的体系结构不适合高速处理大规模密集计算，所以普通的通用微处理器IP核不能适应媒体应用和科学计算等领域的流应用。

若采用流体系结构的流处理器IP核，则能够适应媒体应用和科学计算等领域的流应用。目前设计上通常采用如下两种方案：一是ASIC(专用集成电路，Application-SpecificIntegrated Circuit)投片；二是FPGA(现场可编程门阵列，Field Programmable Gate Array)。因为流处理器系统规模达千万门级，消耗的逻辑资源和布线资源多，设计后端的布局布线的压力也很大，所以通常采用ASIC方案。但是，ASIC投片需要大量的资金和人力资源，且不可修改。而采用FPGA既能获得有关硬件实现的参数又具有灵活性，并且克服了ASIC设计周期长和投资大的缺点，是比较理想的选择。目前采用Avalon总线标准的FPGA以其灵活易用性被广泛采用，其中Altera公司StratixII系列的EP2S180，单片逻辑门数达千万门的规模，是目前采用Avalon总线标准的最大规模的FPGA芯片之一，但是其规模相对流处理器仍然较小。因此研究一种能够在现有单片FPGA规模下实现的基于Avalon总线的流处理器IP核仍然是本领域技术人员极为关心的问题。

发明内容

本发明要解决的技术问题是在现有单片FPGA规模下提供一种基于Avalon总线标准的流处理器IP核，该IP核适应媒体应用和科学计算等领域的流应用对较高处理速度的要求。