[发明专利]用于保护多晶和衬底表面的集成方法

说明书

技术领域

本发明涉及一种半导体制造工艺，尤其涉及一种用于保护多晶和衬底表面的 LDD(轻掺杂漏极，lightly doped drain)集成方法。

背景技术

在半导体制造领域中，随着关键器件的尺寸越来越小，在多晶膜沉积后通过 离子注入掺杂(也称作预掺杂)的多晶栅极对于实现高速MOS性能来说是必要的。 但这样会遇到一个问题，即在通过离子注入掺杂了多晶栅极后多晶膜易于具有弱 点，如图1所示。在后续过程中，即在包括IMP、PR灰化、湿法剥离、附加热处理 的LDD循环中栅极膜和衬底总是直接与强等离子体接触。随着多晶厚度的尺度趋于 变小，强等离子体破坏会存在风险，它可能会穿过晶粒边界击穿多晶膜并引起晶体 管泄漏。

发明内容

本发明的目的在于提供一种保护多晶膜表面免受LDD损害并降低击穿多晶膜 的概率的集成工艺。

为此，本发明提供了一种用于保护多晶和衬底表面的集成方法，该集成方法 依次包括以下步骤：

步骤一：多晶光照；

步骤二：多晶蚀刻；

步骤三：多晶再氧化；

步骤四：补偿间隔物SIN沉积；

步骤五：补偿间隔物蚀刻；

步骤六：补偿间隔物聚合物去除；

步骤七：NMOS IO/核心轻掺杂漏极；

步骤八：PMOS IO轻掺杂漏极；

步骤九：氧化物剥离；以及

步骤十：PMOS核心轻掺杂漏极。

根据本发明的一个方面，在上述用于保护多晶和衬底表面的集成方法中的步 骤九中，氧化物通过HF湿法剥离被去除。

根据本发明的另一方面，在上述用于保护多晶和衬底表面的集成方法中，在 所述步骤七的NMOS IO/核心轻掺杂漏极之前不执行氧化物剥离的步骤。

本发明的优点在于：

1.该方法可显著地避免多晶膜损伤并降低由于注入的离子穿过多晶膜而引起 的高Ioff分布点，如图1所示；

2.不需要去除额外的氧化物膜，该方法仅改变原来的氧化物浸镀顺序；

3.该方法易于控制；

4.可调节NMOS能量和用量，且对PMOS器件的性能没有影响。

应当理解，本发明以上的一般性描述和以下的详细描述都是示例性和说明性 的，并且旨在为如权利要求所述的本发明提供进一步的解释。

附图说明

包括附图是为提供对本发明进一步的理解，它们被收录并构成本申请的一部 分，附图示出了本发明的实施例，并与本说明书一起起到解释本发明原理的作用。 附图中：

图1是间隔物膜沉积的Ioff对IDSAT的曲线图；

图2示出了现有技术的工艺步骤；

图3示出了根据本发明的工艺的步骤。

具体实施方式

现在将详细参考附图描述本发明的实施例。

以下对比现有技术详细描述本发明的工艺步骤。

图2示出了当前工艺的具体步骤。其中依次包括以下步骤：

步骤201：多晶光照；

步骤202：多晶蚀刻；

步骤203：多晶再氧化；

步骤204：补偿间隔物SIN沉积；

步骤205：补偿间隔物蚀刻；

步骤206：补偿间隔物聚合物去除；

步骤207：氧化物剥离；

步骤208：NMOS IO/核心轻掺杂漏极；

步骤209：PMOS IO轻掺杂漏极；以及

步骤210：PMOS核心轻掺杂漏极。

与之相对应地，图3示出了根据本发明的工艺的具体步骤，其中依次包括：

步骤301：多晶光照；

步骤302：多晶蚀刻；

步骤303：多晶再氧化；

步骤304：补偿间隔物SIN沉积；

步骤305：补偿间隔物蚀刻；

步骤306：补偿间隔物聚合物去除；

步骤307：NMOS IO/核心轻掺杂漏极；

步骤308：PMOS IO轻掺杂漏极；

步骤309：氧化物剥离；以及

步骤310：PMOS核心轻掺杂漏极。