[发明专利]自对准硅化物工艺的监控方法

说明书

技术领域

本发明涉及半导体器件制造领域的检测工艺，具体地说，涉及一种自对准硅化物(self-aligned-silicidation，SAB)工艺的监控方法。

背景技术

在半导体器件的制造过程中，一般采用自对准硅化物工艺在金属氧化半导体(MOS)器件源/漏极和栅极的表面形成一层硅化物薄膜，以减少对应部分的寄生电阻。随着半导体器件小型化和集成化的发展，单一电路板上集成的电路越来越多，封装越来越紧密，导致每一器件上PN结隔离区域很小，进而导致PN结产生较大的漏电流和寄生电阻影响器件的电学性能。因此，自对准硅化物工艺成为影响MOS器件电学性能的关键工艺之一。

硅化物的厚度以及退火的温度都会对源/漏极和栅极的电阻产生较大的影响。因此对金属硅化物制备工艺进行监控是非常重要的。现有的监控方法是对形成的硅化物的厚度进行控制。但是对应精密度较高的MOS器件来说，硅化物的厚度已经很薄，对硅化物工艺的控制变得越来越重要。

因此，提供一种有效的自对准硅化物工艺的监控方法是亟待解决的技术问题。

发明内容

有鉴于此，本发明解决的技术问题是提供可有效检验自对准硅化物工艺是否有问题的监控方法。

为解决上述技术问题，本发明提供了一种自对准硅化物工艺的监控方法。所述监控方法是在形成有金属硅化物的源漏极区施加正向电压，测量源漏极区的正向导通电流；然后判断测量的正向导通电流是否在允许值范围内，若前者超出后者，则说明自对准硅化物工艺存在问题；若前者未超出后者，则说明自对准硅化物工艺符合要求。

与现有技术相比，本发明提供的监控方法利用PN结的单向导电性对自对准硅化物工艺进行控制，通过正向导通电流的大小来判断硅化物工艺是否存在问题，准确性较高，且步骤简单易操作。

附图说明

图1至图4是PMOS器件进行自对准硅化物工艺各步骤时纵截面示意图；

图5是本发明提供监控方法的电路示意图。

具体实施方式

以下结合附图对本发明自对准硅化物工艺的监控方法的一实施例进行描述，以期进一步理解本发明的目的、具体结构特征和优点。

为了更好地描述本发明提供的监控方法，以下以图1所示的PMOS器件为例对自对准硅化物工艺进行简单描述。参阅图1结合图2和图3，PMOS器件包括P阱衬底1、在P阱衬底1上进行源漏极轻掺杂形成源漏极区2、3以及形成于P阱衬底1底表面的氧化层(二氧化硅)4。对氧化层4进行涂光刻胶5、曝光、显影步骤，将除源漏极区2、3外的其他区域的光刻胶5去除。然后进行蚀刻步骤，将未被光刻胶5覆盖的氧化层4去掉(如图2所示)。进一步地，进行淀积金属(例如钴、铜、镍)步骤，然后进行退火步骤，淀积的金属与未被氧化层4覆盖的衬底的硅发生反应形成一定厚度的金属硅化物6(如图3所示)；再次进行退火步骤调整金属硅化物6的结构。

本发明提供的监控方法是对源漏极区形成的PN结的正向导通电流进行测量，根据正向导通电流的大小判断形成在源漏极区表面的金属硅化物6是否符号工艺要求，测量电路如图5所示。该监控方法一般应用在晶圆完成后道制造后，在晶圆的测试区域进行，晶圆具有分别与源漏极区连接2、3的两焊垫8，焊垫8通过金属互连线(未图示)、钨插塞7(如图4所示)、金属硅化物6实现与源漏极区2、3的电性连接。该监控方法是在源漏极区2、3上连接上正向电压(直流电源9)，将电源的正极连接在左边的焊垫8上即与源极区2(P区)电性连接，负极连接在右边的焊垫8上即与漏极区3(N区)电性连接，该电路中串联一个限流电阻10。然后，采用电流计11测量形成有金属硅化物6的源漏极区(PN结)之间的正向导通电流；然后将测量的正向导通电流与允许值进行比较，如果前者未超出后者，则说明自对准硅化物工艺达到了工艺要求；如果前者超出后者，则说明现有的自对准硅化物工艺存在问题，需要根据正向导通电源与允许值的差值来调整优化自对准硅化物工艺。

上述描述，仅是对本发明较佳实施例的具体描述，并非对本发明的任何限定，对于本领域的普通技术人员来说，可以根据上述揭示内容进行简单修改、添加、变换，且均属于权利要求书中保护的内容。