[发明专利]可编程CMOS信号输出缓冲器

权利要求书

1、一种高速可编程CMOS信号输出缓冲器，其特征在于，由三级模块级联构成，第一级为电平转换模块，包含数据输入端口、第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)，第一MOS管(M1)、第三MOS管(M3)和第四MOS管(M4)是NMOS管，第二MOS管(M2)、第五MOS管(M5)和第六MOS管(M6)是PMOS管，第一MOS管(M1)的栅极、源极、漏极和衬底分别与数据输入端口、电路核心电压(Vcore)、第一输出端(P1)和电路核心电压(Vcore)相连，第二MOS管(M2)的栅极、源极、漏极和衬底分别与数据输入端口、地线、第一输出端(P1)和地线相连，第三MOS管(M3)的栅极、源极、漏极和衬底分别与第三输出端(P3)、3.3V供电电压(V₃₃)、第二输出端(P2)和3.3V供电电压(V₃₃)相连，第四MOS管(M4)的栅极、源极、漏极和衬底分别与第二输出端(P2)、3.3V供电电压(V₃₃)、第三输出端(P3)和3.3V供电电压(V₃₃)相连，第五MOS管(M5)的栅极、源极、漏极和衬底分别与数据输入端口、地线、第二输出端(P2)和地线相连，第六MOS管(M6)的栅极、源极、漏极和衬底分别与第一输出端(P1)、地线、第三输出端(P3)和地线相连；第二级为预驱动模块，包含第七MOS管(M7)、第八MOS管(M8)、第九MOS管(M9)、第十MOS管(M10)，第七MOS管(M7)和第九MOS管(M9)是PMOS管，第八MOS管(M8)和第十MOS管(M1O)是NMOS管，第七MOS管(M7)的栅极、源极、漏极和衬底分别与第三输出端(P3)、3.3V供电电压(V₃₃)、第四输出端(P4)和3.3V供电电压(V₃₃)相连，第八MOS管(M8)的栅极、源极、漏极和衬底分别与第三输出端(P3)、地线、第四输出端(P4)和地线相连，第九MOS管(M9)的栅极、源极、漏极和衬底分别与第四输出端(P4)、3.3V供电电压(V₃₃)、第五输出端(P5)和3.3V供电电压(V₃₃)相连，第十MOS管(M10)的栅极、源极、漏极和衬底分别与第四输出端(P4)、地线、第五输出端(P5)和地线相连；第三级为可编程输出模块，包含第一数字信号控制端(C1)、第二数字信号控制端(C2)、第三数字信号控制端(C3)、第四数字信号控制端(C4)、第五数字信号控制端(C5)、第六数字信号控制端(C6)、第七数字信号控制端(C7)、第八数字信号控制端(C8)、第九数字信号控制端(C9)、第十数字信号控制端(C10)、第十一数字信号控制端(C11)、第十二数字信号控制端(C12)、第一二输入与非门、第二二输入与非门、第三二输入与非门、第四二输入与非门、第五二输入与非门、第六二输入与非门、第一二输入或非门、第二二输入或非门、第三二输入或非门、第四二输入或非门、第五二输入或非门、第六二输入或非门、第十一MOS管(M11)、第十二MOS管(M12)、第十三MOS管(M13)、第十四MOS管(M14)、第十五MOS管(M15)、第十六MOS管(M16)、第十七MOS管(M17)、第十八MOS管(M18)、第十九MOS管(M19)、第二十MOS管(M20)、第二十一MOS管(M21)、第二十二MOS管(M22)，第十一MOS管(M11)、第十二MOS管(M12)、第十三MOS管(M13)、第十四MOS管(M14)、第十五MOS管(M15)和第十六MOS管(M16)是PMOS管，第十七MOS管(M17)、第十八MOS管(M18)、第十九MOS管(M19)、第二十MOS管(M20)、第二十一MOS管(M21)和第二十二MOS管(M22)是NMOS管，第一二输入与非门的输入端一、输入端二和输出端分别与第五输出端(P5)、第一数字信号控制端(C1)和第六输出端(P6)相连，第二二输入与非门的输入端一、输入端二和输出端分别与第五输出端(P5)、第二数字信号控制端(C2)和第七输出端(P7)相连，第三二输入与非门的输入端一、输入端二和输出端分别与第五输出端(P5)、第三数字信号控制端(C3)和第八输出端(P8)相连，第四二输入与非门的输入端一、输入端二和输出端分别与第五输出端(P5)、第四数字信号控制端(C4)和第九输出端(P9)相连，第五二输入与非门的输入端一、输入端二和输出端分别与第五输出端(P5)、第五数字信号控制端(C5)和第十输出端(P10)相连，第六二输入与非门的输入端一、输入端二和输出端分别与第五输出端(P5)、第六数字信号控制端(C6)和第十一输出端(P11)相连，第一二输入或非门的输入端一、输入端二和输出端分别与第五输出端(P5)、第七数字信号控制端(C7)和第十二输出端(P12)相连，第二二输入或非门的输入端一、输入端二和输出端分别与第五输出端(P5)、第八数字信号控制端(C8)和第十三输出端(P13)相连，第三二输入或非门的输入端一、输入端二和输出端分别与第五输出端(P5)、第九数字信号控制端(C9)和第十四输出端(P14)相连，第四二输入或非门的输入端一、输入端二和输出端分别与第五输出端(P5)、第十数字信号控制端(C10)和第十五输出端(P15)相连，第五二输入或非门的输入端一、输入端二和输出端分别与第五输出端(P5)、第十一数字信号控制端(C11)和第十六输出端(P16)相连，第六二输入或非门的输入端一、输入端二和输出端分别与第五输出端(P5)、第十二数字信号控制端(C12)和第十七输出端(P17)相连，第十一MOS管(M11)的栅极、源极、漏极和衬底分别与第六输出端(P6)、输出信号供电电压(V_CCO)、数据输出端和输出信号供电电压(V_CCO)相连，第十二MOS管(M12)的栅极、源极、漏极和衬底分别与第七输出端(P7)、输出信号供电电压(V_CCO)、数据输出端和输出信号供电电压(V_CCO)相连，第十三MOS管(M13)的栅极、源极、漏极和衬底分别与第八输出端(P8)、输出信号供电电压(V_CCO)、数据输出端和输出信号供电电压(V_CCO)相连，第十四MOS管(M14)的栅极、源极、漏极和衬底分别与第九输出端(P9)、输出信号供电电压(V_CCO)、数据输出端和输出信号供电电压(V_CCO)相连，第十五MOS管(M15)的栅极、源极、漏极和衬底分别与第十输出端(P10)、输出信号供电电压(V_CCO)、数据输出端和输出信号供电电压(V_CCO)相连，第十六MOS管(M16)的栅极、源极、漏极和衬底分别与第十一输出端(P11)、输出信号供电电压(V_CCO)、数据输出端和输出信号供电电压(V_CCO)相连，第十七MOS管(M17)的栅极、源极、漏极和衬底分别与第十二输出端(P12)、地线、数据输出端和地线相连，第十八MOS管(M18)的栅极、源极、漏极和衬底分别与第十三输出端(P13)、地线、数据输出端和地线相连，第十九MOS管(M19)的栅极、源极、漏极和衬底分别与第十四输出端(P14)、地线、数据输出端和地线相连，第二十MOS管(M20)的栅极、源极、漏极和衬底分别与第十五输出端(P15)、地线、数据输出端和地线相连，第二十一MOS管(M21)的栅极、源极、漏极和衬底分别与第十六输出端(P16)、地线、数据输出端和地线相连，第二十二MOS管(M22)的栅极、源极、漏极和衬底分别与第十七输出端(P17)、地线、数据输出端和地线相连。