[发明专利]可编程CMOS信号输出缓冲器

说明书

技术领域

本发明涉及一种可编程CMOS信号输出缓冲器，确切说，涉及一种基于数字信号控制的可编程CMOS信号输出缓冲器，属于数模混合电路及信号处理的技术领域。

背景技术

几乎所有的CMOS电路产品都需要与外部电路进行数据通信，这一功能可由IO(input&output)接口实现，信号输出缓冲器是IO接口中的输出模块，也是设计难度最高，设计情况最为复杂的模块。

随着CMOS电路技术的进一步发展，对信号输出缓冲器提出了更高的要求。当前的一些大规模的FPGA以及ASIC产品，单片电路的引脚数已经高达上千脚，如此大规模的引脚数量依然不能满足电路对外数据通信的需求。当前，CMOS电路数据通信领域中，数据传输量越来越大、数据传输协议越来越细化并具有针对性、外部电路情况越来越复杂。要求信号输出缓冲器支持更多的数据传输协议，消耗更少的功率，提供更快的数据传输速度和更高的稳定性。而传统的信号输出缓冲器结构简单，一般只支持单个或几个数据传输协议，功能少、引脚复用能力差，配置使用也不灵活。

发明内容

本发明的目的是推出一种可编程CMOS信号输出缓冲器，它的优点是：支持16种IO数据传输协议(HSTL Class I、HSTL Class III、HSTL Class IV、CTT、AGP2X、GTL、GTL+、SSTL3 Class I、SSTL3Class II、SSTL2 Class I、SSTL2 Class II、PCI33_3、PCI66_3、PCI33_5、LVTTL、LVCMOS2)、数字信号控制精度高、数据传输速度快、延迟时间短、稳定性高、兼容性强、针脚复用率高、配置使用方便灵活。

本发明的技术方案是利用数字信号对十二个编程点进行的编程配置，控制信号输出缓冲器的驱动能力以及输出信号的摆率和速度以达到驱动能力和传输速度可调，从而适应各种不同数据传输协议的要求。

现结合附图具体描述本发明的技术方案。

一种高速可编程CMOS信号输出缓冲器，其特征在于，由三级模块级联构成，第一级为电平转换模块，包含数据输入端口Data in、第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6，第一MOS管M1、第三MOS管M3和第四MOS管M4是NMOS管，第二MOS管M2、第五MOS管M5和第六MOS管M6是PMOS管，第一MOS管M1的栅极、源极、漏极和衬底分别与数据输入端口Data in、电路核心电压Vcore、第一输出端P1和电路核心电压Vcore相连，第二MOS管M2的栅极、源极、漏极和衬底分别与数据输入端口Data in、地线、第一输出端P1和地线相连，第三MOS管M3的栅极、源极、漏极和衬底分别与第三输出端P3、3.3V供电电压V₃₃、P2端和3.3V供电电压V₃₃相连，第四MOS管M4的栅极、源极、漏极和衬底分别与第二输出端P2、3.3V供电电压V₃₃、P3端和3.3V供电电压V₃₃相连，第五MOS管M5的栅极、源极、漏极和衬底分别与数据输入端口Data in、地线、第二输出端P2和地线相连，第六MOS管M6的栅极、源极、漏极和衬底分别与第一输出端P1、地线、第三输出端P3和地线相连；第二级为预驱动模块，包含第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10，第七MOS管M7和第九MOS管M9是PMOS管，第八MOS管M8和第十MOS管M10是NMOS管，第七MOS管M7的栅极、源极、漏极和衬底分别与第三输出端P3、3.3V供电电压V₃₃、P4端和3.3V供电电压V₃₃相连，第八MOS管M8的栅极、源极、漏极和衬底分别与第三输出端P3、地线、第四输出端P4和地线相连，第九MOS管M9的栅极、源极、漏极和衬底分别与第四输出端P4、3.3V供电电压V₃₃、P5端和3.3V供电电压V₃₃相连，第十MOS管M10的栅极、源极、漏极和衬底分别与第四输出端P4、地线、第五输出端P5和地线相连；第三级为可编程输出模块，包含第一数字信号控制端C1、第二数字信号控制端C2、第三数字信号控制端C3、第四数字信号控制端C4、第五数字信号控制端C5、第六数字信号控制端C6、第七数字信号控制端C7、第八数字信号控制端C8、第九数字信号控制端C9、第十数字信号控制端C10、第十一数字信号控制端C11、第十二数字信号控制端C12、第一二输入与非门NAND1、第二二输入与非门NAND2、第三二输入与非门NAND3、第四二输入与非门NAND4、第五二输入与非门NAND5、第六二输入与非门NAND6、第一二输入或非门NOR1、第二二输入或非门NOR2、第三二输入或非门NOR3、第四二输入或非门NOR4、第五二输入或非门NOR5、第六二输入或非门NOR6、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20、第二十一MOS管M21、第二十二MOS管M22，第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15和第十六MOS管M16是PMOS管，第十七MOS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20、第二十一MOS管M21和第二十二MOS管M22是NMOS管，第一二输入与非门NAND1的输入端一、输入端二和输出端分别与第五输出端P5、第一数字信号控制端C1和第六输出端P6相连，第二二输入与非门NAND2的输入端一、输入端二和输出端分别与第五输出端P5、第二数字信号控制端C2和第七输出端P7相连，第三二输入与非门NAND3的输入端一、输入端二和输出端分别与第五输出端P5、第三数字信号控制端C3和第八输出端P8相连，第四二输入与非门NAND4的输入端一、输入端二和输出端分别与第五输出端P5、第四数字信号控制端C4和第九输出端P9相连，第五二输入与非门NAND5的输入端一、输入端二和输出端分别与第五输出端P5、第五数字信号控制端C5和第十输出端P10相连，第六二输入与非门NAND6的输入端一、输入端二和输出端分别与第五输出端P5、第六数字信号控制C6和第十一输出端P11相连，第一二输入或非门NOR1的输入端一、输入端二和输出端分别与第五输出端P5、第七数字信号控制端C7和第十二输出端P12相连，第二二输入或非门NOR2的输入端一、输入端二和输出端分别与第五输出端P5、第八数字信号控制端C8和第十三输出端P13相连，第三二输入或非门NOR3的输入端一、输入端二和输出端分别与第五输出端P5、第九数字信号控制端C9和第十四输出端P14相连，第四二输入或非门NOR4的输入端一、输入端二和输出端分别与第五输出端P5、第十数字信号控制端C10和第十五输出端P15相连，第五二输入或非门NOR5的输入端一、输入端二和输出端分别与第五输出端P5、第十一数字信号控制端C11和第十六输出端P16相连，第六二输入或非门NOR6的输入端一、输入端二和输出端分别与第五输出端P5、第十二数字信号控制端C12和第十七输出端P17相连，第十一MOS管M11的栅极、源极、漏极和衬底分别与第六输出端P6、输出信号供电电压V_CCO、数据输出端Data out和输出信号供电电压V_CCO相连，第十二MOS管M12的栅极、源极、漏极和衬底分别与第七输出端P7、输出信号供电电压V_CCO、数据输出端Data out和输出信号供电电压V_CCO相连，第十三MOS管M13的栅极、源极、漏极和衬底分别与第八输出端P8、输出信号供电电压V_CCO、数据输出端Data out和输出信号供电电压V_CCO相连，第十四MOS管M14的栅极、源极、漏极和衬底分别与第九输出端P9、输出信号供电电压V_CCO、数据输出端Data out和输出信号供电电压V_CCO相连，第十五MOS管M15的栅极、源极、漏极和衬底分别与第十输出端P10、输出信号供电电压V_CCO、数据输出端Data out和输出信号供电电压V_CCO相连，第十六MOS管M16的栅极、源极、漏极和衬底分别与第十一输出端P11、输出信号供电电压V_CCO、数据输出端Data out和输出信号供电电压V_CCO相连，第十七MOS管M17的栅极、源极、漏极和衬底分别与第十二输出端P12、地线、数据输出端Data out和地线相连，第十八MOS管M18的栅极、源极、漏极和衬底分别与第十三输出端P13、地线、数据输出端Data out和地线相连，第十九MOS管M19的栅极、源极、漏极和衬底分别与第十四输出端P14、地线、数据输出端Dataout和地线相连，第二十MOS管M20的栅极、源极、漏极和衬底分别与第十五输出端P15、地线、数据输出端Data out和地线相连，第二十一MOS管M21的栅极、源极、漏极和衬底分别与第十六输出端P16、地线、数据输出端Data out和地线相连，第二十二MOS管M22的栅极、源极、漏极和衬底分别与第十七输出端P17、地线、数据输出端Data out和地线相连。