[发明专利]DRAM中存储单元的离子掺杂方法有效
申请号: | 200810040858.5 | 申请日: | 2008-07-22 |
公开(公告)号: | CN101635278A | 公开(公告)日: | 2010-01-27 |
发明(设计)人: | 彭坤 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/8242 | 分类号: | H01L21/8242;H01L21/266 |
代理公司: | 上海思微知识产权代理事务所 | 代理人: | 屈 蘅;李时云 |
地址: | 2012*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | dram 存储 单元 离子 掺杂 方法 | ||
1.一种DRAM中存储单元的离子掺杂方法,所述存储单元具有制作于硅基底内的有源区,位于硅基底有源区表面的若干掺杂结构字线,其特征在于,所述存储单元的离子掺杂方法包括以下步骤:
步骤1:氧化掺杂结构字线的表面及侧壁,以及相邻掺杂结构字线之间的硅基底表面;
步骤2:在所述已氧化的掺杂结构字线的表面及已氧化的硅基底表面涂覆光阻;
步骤3:去除欲进行掺杂的位于掺杂结构字线之间的已氧化的硅基底表面的光阻;
步骤4:将欲掺杂离子注入步骤3中已去除光阻的掺杂结构字线之间的硅基底内有源区。
2.如权利要求1所述的离子掺杂方法,其特征在于,所述光阻为负光阻。
3.如权利要求2所述的离子掺杂方法,其特征在于,所述步骤3是通过曝光、显影工艺去除位于掺杂结构字线之间的硅基底表面的负光阻。
4.如权利要求2所述的离子掺杂方法,其特征在于,所述步骤2涂覆负光阻的高度高于所述硅基底表面掺杂结构字线的高度。
5.如权利要求1所述的离子掺杂方法,其特征在于,所述掺杂结构字线包括依次位于硅基底有源区表面的栅结构字线层、字线欧姆接触层和字线掩模层;所述栅结构字线层包括依次位于硅基底有源区表面的栅介质层和栅极层。
6.如权利要求5所述的离子掺杂方法,其特征在于,所述字线欧姆接触层为硅化钨,所述字线掩模层为氮化硅,所述栅介质层为二氧化硅,所述栅极层为多晶硅。
7.如权利要求6所述的离子掺杂方法,其特征在于,所述步骤1中氧化是将所述掺杂结构字线表面的字线掩模层氮化硅的表面及侧壁氧化成一定厚度的氮氧化硅,将字线欧姆接触层硅化钨的侧壁氧化成一定厚度的硅氧化钨,将栅极多晶硅层的侧壁氧化成一定厚度的二氧化硅,将掺杂结构字线之间硅基底的表面氧化成一定厚度的二氧化硅。
8.如权利要求7所述的离子掺杂方法,其特征在于,所述氮氧化硅、硅氧化钨、 二氧化硅生成的氧化温度为120~300摄氏度、氧化介质为氧气或臭氧或氧气和臭氧的混合物,氧化时间约为5~30分钟,所述生成的氮氧化硅、硅氧化钨、二氧化硅的厚度小于20埃。
9.如权利要求1所述的离子掺杂方法,其特征在于,所述相邻掺杂结构字线之间为位线接触孔或电容接触孔。
10.如权利要求9所述的离子掺杂方法,其特征在于,所述欲进行掺杂的硅基底位于为位线接触孔的相邻掺杂结构字线之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810040858.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种电解液
- 下一篇:特高压断路器和具有该断路器的特高压防过电系统
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造