[发明专利]DRAM中存储单元的离子掺杂方法

说明书

技术领域

本发明涉及动态随机存储器(以下简称DRAM)的制作方法领域，尤其涉及DRAM中存储单元的离子掺杂方法。 

背景技术

随着DRAM集成制作工艺的发展，DRAM中各存储单元电容的临界尺寸(Critical Dimension，CD)也是不断减小的。电容CD尺寸的不断缩小就意味着存储单元的电容值将不断缩小。DRAM市场竞争的发展目标是要求DRAM刷新时间(Refresh Time)不断增加，以便减少DRAM的刷新频率，然而DRAM存储单元电容值的缩小是与DRAM的发展要求背道而驰的。因此，随着DRAM中存储单元电容CD值的减小，为适应DRAM市场竞争的发展要求，即增加DRAM的刷新时间，可通过DRAM中存储单元的离子掺杂工艺的改进来增加刷新时间。 

存储单元的离子掺杂是影响制作的DRAM器件刷新时间至关重要的工艺步骤。在进行存储单元的离子掺杂时，此时存储单元具有制作于硅基底内的有源区和位于硅基底有源区表面的若干掺杂结构字线。掺杂结构字线由下至上依次包括栅结构字线层、字线欧姆接触层和字线掩模层；栅结构字线层由下至上依次包括栅介质层和栅极层。目前DRAM制作工艺中，字线欧姆接触层为硅化钨，字线掩模层为氮化硅，栅介质层为二氧化硅，栅极层为多晶硅。相邻掺杂结构字线之间为位线接触孔或电容接触孔。欲进行掺杂的硅基底位于为位线接触孔的相邻掺杂结构字线之间。 

离子掺杂时是通过位线接触孔(Bit-line Plug contact)向硅基底内有源区注入硼离子B⁺和磷离子P⁺。为防止B⁺和P⁺通过电容接触孔(Capacitor contact)注入到硅基底内的有源区，因此，在DRAM器件的掺杂结构字线之间(位线接触孔和电容接触孔)需填充光阻，且要去除位线接触孔内光阻保留电容接触孔内光阻。采用正光阻填充易出现光阻的残余现象，因此，掺杂结构字线之间多采用负光阻填充。在掺杂结构字线之间填充负光阻时，负光阻与氮化硅材料的字线掩模层的侧壁，硅化钨材料的字线欧姆接触层的侧壁，多晶硅材料的栅基层的侧壁及硅基底表面的粘附性均较差，容易产生光阻和掺杂结构字线的侧壁之间的间隙。在紧接着后续去除光阻的步骤中，显影液通过所存在的间隙易去除电容接触孔内的未曝光光阻，使得电容接触孔内光阻产生间隙和空洞。因此，在通过位线接触孔进行离子掺杂时，掺杂离子容易通过电容接触孔中光阻的间隙和空洞注入到有源区。这样就改变了预设存储单元的离子分布，导致制作的存储单元出现大的沟道漏电流，使得DRAM存储信息易消失，需刷新的时间变短，刷新频率增高。

发明内容

本发明要解决的技术问题是提供DRAM中存储单元的离子掺杂方法，以解决传统存储单元的离子掺杂工艺中光阻与掺杂结构字线侧壁和硅基底表面粘附性差的问题。 

为解决上述技术问题，本发明DRAM中存储单元的离子掺杂方法，存储单元具有制作于硅基底内的有源区，位于硅基底有源区表面的若干掺杂结构字线。本发明存储单元的离子掺杂方法包括以下步骤：步骤1：氧化掺杂结构字线的表面及侧壁，以及相邻掺杂结构字线之间的硅基底表面；步骤2：在所述已氧化的掺杂结构字线的表面及已氧化的硅基底表面涂覆光阻；步骤3：去除欲进行掺杂的位于掺杂结构字线之间的已氧化的硅基底表面的光阻；步骤4：将欲掺杂离子注入步骤3中已去除光阻的掺杂结构字线之间的硅基底内有源区。 

可选地，本发明方法中所涉及光阻为负光阻。 

可选地，步骤3通过曝光、显影工艺去除位于掺杂结构字线之间的硅基底表面的负光阻。 

可选地，步骤2涂覆负光阻的高度高于所述硅基底表面字线的高度。 

优选地，掺杂结构字线包括依次位于硅基底有源区表面的栅结构字线层、字线欧姆接触层和字线掩模层；该栅结构字线层包括依次位于硅基底有源区表 面的栅介质层和栅极层。