[发明专利]静态随机存储器上拉晶体管阈值电压调整方法

说明书

技术领域

本发明涉及集成电路制造领域，特别是涉及一种静态随机存储器(SRAM)的上拉晶体管阈值电压调整方法。

背景技术

离子注入是现代集成电路制造过程中非常重要的技术。随着集成电路集成度的增加，其集成的晶体管等元件日趋缩小，导致了短沟道效应等问题的出现，而影响了元件性能，为了改善其性能，离子注入的工艺流程与控制方法变得日趋精细，而导致制造成本相对提高。为此，如何简化复杂的工艺流程，并保持或提高元件的性能是半导体领域的重要课题。

例如，为了改进元件性能，而于晶体管制造过程中增加阈值电压调整注入步骤，而离子注入需在光掩膜的辅助下完成，相应的增加了光掩膜的形成与去除步骤，从而导致了制造成本的增加等问题的出现。

而半导体器件中往往集成有多个晶体管，例如，静态随机存储器(SRAM)。其具有多个存储单元，每个存储单元由不同类型的晶体管构成，如：N沟道金属氧化物半导体(NMOS)晶体管与P沟道金属氧化物半导体(PMOS)晶体管。由于其沟道类型不同，在各自的阈值电压调整注入时，需要各自的光掩膜进行辅助。如此，相应的光掩膜形成与去除步骤便为SRAM的制造带来了更多的成本。

可见，在集成电路制造过程中如何减少离子注入步骤，从而减少光掩膜的形成与去除步骤实为其领域技术人员的重要课题。

发明内容

本发明所要解决的技术问题是减少静态随机存储器(SRAM)制造过程中阈值电压调整注入的步骤，从而减少光掩膜的形成与去除步骤，以实现SRAM制造工艺的简化与成本的节约。

为解决以上技术问题，本发明提供一种静态随机存储器上拉晶体管阈值电压调整方法，包括：(1)提供半导体衬底；(2)于半导体衬底中形成共用栅极的上拉晶体管与下拉晶体管的有源区；(3)于半导体衬底上形成栅极层；(4)对所述下拉晶体管进行栅极刻蚀前注入；(5)刻蚀上述栅极层，以形成所述上拉晶体管与下拉晶体管的共用栅极；(6)对所述下拉晶体管进行后续离子注入，以形成下拉晶体管的源漏区，其中，在进行步骤(4)或(6)中的离子注入前，包括：设定相应离子注入区的边缘与所述上拉晶体管有源区的距离，其中该边缘位于所述上拉晶体管有源区与下拉晶体管有源区之间；利用光掩膜为所述下拉晶体管定义具有上述边缘的离子注入区。

可选的，上述步骤(4)与(6)中的注入离子为N型离子。

可选的，上述后续离子注入包括阈值电压调整注入、晕注入、轻掺杂漏注入或源漏注入。

可选的，通过改变上述离子注入区的边缘与所述上拉晶体管有源区的距离来实现不同程度的上拉晶体管阈值电压调整。

可选的，通过减少上述离子注入区的边缘与所述上拉晶体管有源区的距离来提高所述上拉晶体管的阈值电压。

可选的，通过增加上述离子注入区的边缘与所述上拉晶体管有源区的距离来降低所述上拉晶体管的阈值电压。

综上所述，利用与上拉晶体管共用栅极的下拉晶体管的离子注入来调整上拉晶体管的阈值电压，从而无需专门针对SRAM上拉晶体管进行阈值调整注入，进而减少了光掩膜的形成与去除过程，简化了工艺，降低了成本。

附图说明

图1为本发明一实施例所给出的典型的六晶体管静态随机存储器(6T-SRAM)单元的结构俯视图；

图2与图3为本发明一实施例所提出的SRAM上拉晶体管阈值电压调整方法流程图；

图4至图8为本发明一实施例所给出的于SRAM制造过程中实现上拉晶体管阈值电压调整的过程示意图。

具体实施方式

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。

在背景技术中已经提及，静态随机存储器(SRAM)往往具有多个存储单元，且每个存储单元由不同类型的晶体管构成。在此给出典型的六晶体管静态随机存储器(6T-SRAM)单元的构成情况(如图1所示)，以便于理解本发明。

请参考图1，该6T-SRAM单元包括四个有源区11、21、31和41以及四个栅极12、22、32和42，其形成六个金属氧化物半导体(MOS)晶体管10、20、30、40、50和60，且每个晶体管上均设有金属触点CA以连接其它元件。其中，MOS晶体管10与20为传送门晶体管(PG)；MOS晶体管30与40为下拉晶体管(PD)；MOS晶体管50与60为上拉晶体管(PU)。下拉晶体管40和上拉晶体管50共用栅极22，且下拉晶体管30和上拉晶体管60共用栅极32。通常，传送门晶体管10和20、下拉晶体管30和40为N沟道金属氧化物半导体(NMOS)晶体管；而上拉晶体管50与60为P沟道金属氧化物半导体(PMOS)晶体管。