[发明专利]利用原位低温氧化减少多晶硅栅中磷扩散的方法

说明书

技术领域

本发明涉及一种半导体制造的工艺方法，尤其涉及一种利用原位低温氧化减少多晶硅栅中磷扩散的方法。

背景技术

在现代甚大规模集成电路(ULSI)的制造过程中，MOS(金属氧化物半导体)器件利用掺杂的多晶硅作为MOS(金属氧化物半导体)管的栅电极。掺杂N型杂质的为N型多晶硅栅，掺杂P型杂质的为P型多晶硅栅，多晶硅掺杂工艺通常应用于0.25um(微米)及以下尺寸的集成电路技术中。利用掺杂多晶硅作为栅电极的方法一般采用如下流程：(1)多晶硅栅淀积；

(2)氮化膜阻挡层淀积；(3)光刻定义多晶硅栅图形；(4)刻蚀形成多晶硅栅；(5)湿法清洗去除刻蚀过程中生成的聚合物及光刻胶剥离；(6)多晶硅栅侧壁氧化(900℃生长约50埃氧化膜)。利用掺杂多晶硅作栅电极的方法，在工艺集成中有许多优势。例如：通过掺杂可得到特定的电阻；和二氧化硅有着优良的界面特性；比金属电极具有更高的可靠性；在陡峭的结构上淀积的均匀性；实现栅的自对准工艺等。目前应用最广泛的多晶硅栅掺杂为磷掺杂，分为磷离子注入，磷烷原位掺杂等工艺。由于磷的化学性质比较活泼，在高温(＞900℃)时就会有明显磷外扩散现象产生。但是在后续工艺多晶硅栅侧壁氧化(去除多晶硅栅刻蚀损伤兼有井推进作用)时的反应温度通常比较高(＞900℃)，因此极易发生磷外扩散现象。由于磷的外扩散，少量的磷会在高温下通过扩散进入器件的沟道，导致阈值电压产生波动，对于短沟道器件尤为明显。

发明内容

本发明要解决的技术问题是提供一种利用原位低温氧化减少多晶硅栅中磷扩散的方法，该方法可以在较低的氧化温度下在多晶硅栅外壁上生成一层薄而致密的热氧化层，由此来抑制多晶硅中磷的外扩散现象，从而防止短沟道器件阈值电压产生波动的问题。

为解决上述技术问题，本发明提供一种利用快速热氧化减少多晶硅栅中磷扩散的方法，包括如下步骤：(1)多晶硅栅淀积；(2)氮化膜阻挡层淀积；(3)光刻定义多晶硅栅图形；(4)刻蚀形成多晶硅栅；(5)湿法清洗去除刻蚀过程中生成的聚合物及光刻胶剥离；(6)多晶硅栅侧壁氧化；在步骤(6)中，首先进行原位低温氧化，在多晶硅栅侧壁上生成一层热氧化层作为磷外扩散的阻挡层，然后再升高温度在多晶硅栅侧壁生长氧化膜。

所述的热氧化层为35埃的薄氧层。

所述原位低温氧化步骤的温度为650℃-900℃，时间为1秒-100分钟，氧气流量为50sccm-10slm，压力为50mtorr-1000torr。

在步骤(6)多晶硅栅侧壁氧化中，先在800℃在多晶硅栅侧壁生长35埃的薄氧层，再升高温度在900℃在多晶硅栅侧壁生长氧化膜，保证总氧化膜的厚度达到50埃。

和现有技术相比，本发明具有以下有益效果：通过在多晶硅栅侧壁氧化前添加原位低温氧化的方法来解决磷外扩散的问题。利用原位低温氧化工艺，可以在较低的氧化温度下在多晶硅栅外壁上生成一层薄而致密的热氧化层，由此来抑制多晶硅中磷的外扩散现象。之后再升高温度进行多晶硅栅侧壁氧化，这样可以先生长一层薄氧作为磷外扩散的阻挡层，同时对热履历的影响较小。

实验数据证明，通过本发明可以解决掺杂多晶硅后续高温侧壁氧化中磷外扩散的问题，从而防止短沟道器件阈值电压产生波动的问题，并且对器件的基本特性不会产生影响。

附图说明

图1是按现有方法和本发明方法制备产品的电学测试P型短沟道阈值电压分布比较示意图，其中，左边的柱状图表示按现有方法(单纯氧化，即无原位低温氧化工艺)，右边的柱状图表示按本发明方法(有原位低温氧化工艺)。

具体实施方式

下面结合附图和实施例对本发明作进一步详细的说明。

本发明在多晶硅栅掺杂和多晶硅栅侧壁氧化之间增加原位低温氧化工艺用来解决磷外扩散的问题。本发明的工艺流程如下：(1)多晶硅栅淀积；(2)氮化膜阻挡层淀积；(3)光刻定义多晶硅栅图形；(4)刻蚀形成多晶硅栅；(5)湿法清洗去除刻蚀过程中生成的聚合物及光刻胶剥离；(6)原位低温氧化，在多晶硅栅侧壁上生成一层热氧化层作为磷外扩散的阻挡层(800℃下生长约35埃的薄氧层)；(7)多晶硅栅侧壁高温氧化(900℃生长至总的氧化膜厚度约为50埃)。