[发明专利]横向扩散MOS晶体管的版图设计的方法

说明书

技术领域

本发明涉及一种横向扩散晶体管的版图设计的方法。

背景技术

半导体器件的版图设计为芯片制备之前必须的一个工序，用于将多个相同的晶体管的各个部分按照所设计的电路合理的分布在硅衬底上。在版图设计中，芯片器件面积的最小化为设计人员的终极目标。横向扩散MOS晶体管(LDMOS)为MOS晶体管中的一种，图1是在N型外延层(NEPI)上形成N型的横向扩散MOS晶体管的截面图，该器件的沟道区和源区在低压P阱区(LVPW)内，漏区(Drain)是高压N阱(HVNW)。场氧化层(Field)的之间为有源区(Active)，分为N型区(N+)和P型区(P+)，其中在低压P阱中的是N+区为源区(Source)，在低压P阱中的P+区以及在高压N阱中的N+区，都是阱电位的引出区(Pick up)。多晶硅(Poly)栅极位于低压P阱和高压N阱的交界处，一部分在低压P阱上，一部分在场氧化层上。器件的下部是N型埋层(NBL)，用于减小衬底电阻。上述LDMOS结构的版图(layout)结构如图2和图3所示，该结构可以按照截面方向的重复排列形成阵列，即现在通用的叉指(finger)结构阵列。

LDMOS晶体管中由于其多晶硅较宽，同时有场氧化层，难以实现网格状结构的阵列。现有工艺在实现LDMOS阵列时均使用叉指结构。用该结构的设计的晶体管阵列电流方向是固定的，一般只有沿截面方向的电流，不能实现阵列面积的最优化。由于常规LDMOS的漏端面积大，结深同时包含漂移区，所以漏端电阻大，难以通过工艺手段改善其阻值。同时叉指结构的LDMOS晶体管排列无法实现均匀布线，

发明内容

本发明要解决的技术问题是提供一种横向扩散MOS晶体管的版图设计方法，其能将LDMOS晶体管设计为网络状的排列，提高单位面积内LDMOS晶体管的密度。

为解决上述技术问题，本发明的横向扩散MOS晶体管的版图设计方法，其特征在于：将作为横向扩散MOS晶体管的源区和漏区的阱分别设计为正方形，每个作为源区的阱四周都有作为漏区的阱围绕，同时每个作为漏区的阱四周都有作为源区的阱围绕，后在所述作为漏区的阱的正方形中定义一边长较小的正方形区域为漏区的有源区；在所述作为源区的阱上和所述漏区的有源区上定义薄氧化层区，剩余作为漏区的阱的环状部分为场氧化区；多晶硅位于源区正方形和漏区正方形相接处，并覆盖整个沟道区和部分场氧化区；在整个区域的硅衬底下增加埋层离子；最后在薄氧化层区设计源区和漏区的引出区及接触孔。

本发明的LDMOS晶体管的版图设计方法，由于采用了正方形布局的网格结构的，所以可以均匀布线。同时在Drain端加入埋层，减小其寄生电阻，优化阵列。利用网格状版图设计方法，使LDMOS阵列的面积较叉指状结构缩小20％，增加了电流的均匀性，使芯片的性能和面积更有竞争力。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1为LDMOS晶体管的截面结构示意图；

图2为现有的LDMOS晶体管的版图；

图3为在图2所示版图上增加多晶硅位置的版图；

图4为采用本发明的版图设计方法的正方形阵列单元示意图；

图5为拼接多个如图4所示的正方形阵列单元和的结构示意图；

图6为本发明的版图设计中薄氧化层和场氧化层的位置示意图；

图7为本发明的版图设计中多晶硅的位置示意图；

图8为本发明的版图设计中的埋层示意图。

具体实施方式

本发明的横向扩散MOS晶体管的版图设计方法中，主要有如下几个区域的设计：

1、阱的设计方法为：通常LDMOS晶体管采用低压或高压的阱作为源区和漏区，以提高击穿电压。在本发明的设计方法中，阱的设计采用网格状布局，确保每个源区周围都有漏区围绕，每个漏区周围也有源围绕，图3为采用本发明的方法中源区和漏区的单个单元的设计方法，由两个LDMOS晶体管拼接而成，高压N阱区为漏区，P阱区为源区，源区和漏区为相邻的正方形，形成3×3的正方形阵列单元(见图4)。通过将多个正方形阵列单元采用嵌套方式拼接排列，如将多个所述正方形阵列单元通过所述正方形阵列单元四角中的任一个作为源区的阱的正方形与另一个正方形阵列单元中的一角作为源区的阱的正方形重叠进行拼接，而后将两个经拼接后的图形排列形成如图5所示的排列结构，确保每个源区周围都有漏区围绕，每个漏区周围也有源围绕，同时达到高密度排列的效果。上述正方形阵列单元也可采用其他的排列方式形成高密度排列的效果。