[发明专利]一种VDMOS器件

说明书

技术领域

一种VDMOS结构，属于半导体功率器件技术领域。

背景技术

功率MOS场效应晶体管是在MOS集成电路工艺基础上发展起来的新一代电力开关器件。垂直双扩散金属氧化物半导体(VDMOS)器件具有输入阻抗高、开关速度快、工作频率高、电压控制、热稳定性好等一系列独特特点，目前已在开关稳压电源、高频加热、计算机接口电路以及功率放大器等方面获得了广泛的应用。

VDMOS器件在低压应用领域，可以得到较理想的导通电阻和开关特性，但是随着电压的不断升高，导通电阻主要由N^-漂移区的电阻所决定，且随漏源击穿电压的2.4～2.6次方而不断增大，所以要使高耐压VDMOS器件获得较低的导通损耗一直是VDMOS器件不断发展的一个方向。

传统的VDMOS器件，如图1所示，其中多晶硅栅1采用的是平面栅结构，电流在流向与表面平行的沟道时，栅极1下面由P型基区5围起来的一个结型场效应管(JFET)是电流的必经之路，它成为电流通道上的一个串联电阻。正是由于这个结型场效应管(JFET)形成的串联电阻的存在，使得传统VDMOS器件难以获得较低的导通损耗。

文献K.Shenai，W.Hennessy，M.Ghezzo，C.Korman，H.Chang，V.Temple，and M.Adler，OPTIMUM LOW-VOLTAGE SILICON POWER SWITCHES FABRICATED USING SCALEDTRENCH MOS TECHNOLOGIES，CH2865-4/90/0000-0793$1.00，1990IEEE提供了一种沟槽栅VDMOS器件，如图2所示，其中多晶硅栅1采用了沟槽栅结构代替平面栅结构，平面栅结构中的JFET被干法刻蚀的工艺很好地挖去了，于是N⁺源区4和留下的P型基区5就暴露在该沟槽的侧壁，通过侧壁氧化等一系列特殊加工，侧壁氧化层外侧的P型基区5内形成了垂直于硅片表面的沟道。工作时电流从N^-基区直接流进垂直沟道而进入源区，使得原胞密度增加，改善了器件的导通特性，降低了导通电阻，从而获得了较低的导通损耗。但是此种结构对制造工艺提出了更高的要求，并且对固有的体二极管特性没有显著改善。

文献L.Lorenz，G.Deboy，A.Knapp and M.Miirz Siemens AG，Semiconductor Division，Balanstr.73，81541 Munich，Germany，COOLMOS^TM-a new milestone in high voltage PowerMOS，0-7803-5290-4/991999 IEEE又提出了一种称为CoolMOS的器件，其结构如图3所示，它采用交替相间的P柱10和N柱6的形式，有效地利用了电荷补偿原理，当器件处于正向截止状态时，电场不仅在垂直方向上，也在水平方向上衰减，从而可获得更薄的N^-漂移区或者更高浓度的N型掺杂，导通压降相对于传统VDMOS结构降低了约5倍。但是对于CoolMOS结构，一方面P柱和N柱的工艺制造相对较难，而且须对掺杂浓度进行精确的控制；另一方面，它固有的体二极管的动态特性不佳，限制了它在硬开关电路感性换流场合的应用。

发明内容

本发明的目的在于提供一种具有较低导通损耗的VDMOS器件，且制造工艺相对简单，工艺难度较低。

本发明的核心思想是：在传统的VDMOS器件结构的基础上引入一N⁺层，通过增大电子流经的截面积，可获得较低的导通压降；而且由于N⁺层的存在也使得VDMOS本身体二极管的正向导通压降减小，反向恢复时间也有所降低。

本发明技术方案如下：

本发明提供的一种N沟道VDMOS器件，如图4所示，包括栅极1、隔离介质2、源极3、N⁺源区4、P型基区5、N^-漂移区6、N⁺衬底8和漏极9，其特征在于，它还具有N⁺层7，所述N⁺层7位于P型基区5和N^-漂移区6之间。

需要说明的是：所述N⁺层7的形状可以是方形、圆形、条形等一切规则与非规则形状；所述N⁺层7的掺杂浓度、长度、厚度以及与P型基区5之间距离可以根据器件所要求的导通特性，体二极管特性要求等做适当选择。