[发明专利]多通道OSD视频叠加控制器

权利要求书

1.一种多通道OSD视频叠加控制器，其结构是基于FPGA实现的，字符/图形的叠加采用位图方式，包括：可以和用户进行数据交互的串并行CPU接口模块；用于视频叠加状态设置的状态寄存器模块；用于缓冲用户输入的视频叠加数据的数据缓冲区模块；多路视频信号处理模块；暂存多路视频显示数据的显示缓冲区模块；根据显示缓冲区模块中数据的内容产生叠加控制信号和叠加信息的多路视频字符/图形叠加控制模块；响应视频信号处理模块的数据读取请求和数据缓冲区模块中的数据写入请求信号进行数据读写控制的视频叠加OSD控制器模块和存储器接口模块，其特征在于：OSD控制器模块对多路视频信号处理模块发出的数据读取请求信号和数据缓冲区模块中的数据信号进行协调；在接收到多路视频信号处理模块发出的数据读请求，从存储器中读出要叠加的字符/图形数据到对应视频显示缓冲区模块中，显示缓冲可以缓存该路视频的显示数据，OSD控制器如果发现数据缓冲区模块中有数据要写入存储器时，则等待叠加空闲时将数据写入到存储器中；显示缓冲区模块共有多路，每个模块为该路视频的显示进行缓冲；显示缓冲区使用FPGA内部的嵌入式RAM实现；缓冲区内的数据通过OSD控制器模块进行更新，在每次多路视频信号处理模块发出数据请求后，OSD控制器模块根据多路视频信号处理模块提供的数据信息，通过存储器接口读取存储器中对应单元的数据后写入到显示缓冲区中；字符/图形叠加控制模块共有多路，每个模块控制叠加字符/图形到对应视频；在状态寄存器禁止该路叠加时，叠加控制器不理会显示缓冲区中的叠加数据，不产生控制信号；在状态寄存器允许该路叠加功能时，叠加控制模块在接收到行场信号采集模块产生的叠加开始信号后，根据显示缓冲区中的数据产生控制信号和叠加信息，叠加控制模块依照状态寄存器所设置的像素宽度可以调整叠加在视频上的字符/图形的像素宽度。

2.根据权利要求1所述的多通道OSD视频叠加控制器，其特征在于：CPU接口模块包括串行接口和并行接口，用户通过由所述串行或者并行CPU接口之一，可以写入或者读出状态寄存器信息；状态寄存器存储每路视频的字符/图形叠加位置、叠加像素宽度和是否允许叠加字符/图形的信息；将多路视频的字符/图形的叠加信息预先写入视频叠加数据缓冲 区模块，数据缓冲区模块可以缓存字符/图形叠加数据。

3.根据权利要求1所述的多通道OSD视频叠加控制器，其特征在于：多路视频信号处理模块，分别处理多路非同步视频的信号，依据视频信号产生正确的数据读请求信号，并且可以根据状态寄存器设置的叠加偏移地址产生叠加位置偏移使能，根据显示使能状态寄存器产生显示使能信号。