[发明专利]多通道OSD视频叠加控制器

说明书

技术领域

本发明涉及视频叠加的技术领域，具体涉及一种基于FPGA实现的，可以同时将单色字符/图形叠加到多路非同步视频信号中的多通道OSD视频叠加控制器。

背景技术

OSD(On Screen Display)视频叠加控制器是一种在模拟视频信号中叠加字符或者图形信息，使视频图像中叠加有字符或者图形的设备。如在视频中显示：日期、时间、参数、公司标识、摄像机位置等。目前，OSD视频叠加技术应用于安防、路桥监控、电梯显示、银行点钞、测试测量数据显示等多行业和多场合中。

OSD实现的过程为：存储器(一般为内存的一段)的内容与显示终端上的像素一一对应，这种一一对应的关系一般通过寄存器设置，然后由硬件上来负责实现。

国内普遍使用的OSD视频叠加控制器芯片为：NEC公司的生产的64系列，如uPD6453、uPD6467和富士通(FUJITSU)公司的MB90092。而现有技术中的OSD视频叠加控制器也以这两类控制器为代表。

NEC公司这两种控制器，在控制字符/图形的黑边和黑边内的叠加信息的效果方面很出色；但在叠加内容方面，uPD6467仅能叠加芯片内ROM中固化好的字符/图形，uPD6453支持内部ROM和用户自定义16个字符/图形。因此两种控制器仅仅能够满足只要求使用内部字符/图形或者自定义不超过16个字符/图形的情况，而在实际应用中，需要的字符/图形通常要多于16个。

富士通公司的MB90092，可以叠加显示8192种用户自定义字符/图形，但是其实现需要外部另行扩展一片ROM或者FLASH ROM来存储这些字符/图形信息。MB90092虽然解决了对于字符和图形数量的要求，但MB90092字符/图形黑边是通过左右移动字符/图形点阵来计算出来的，每个字符/图形的点阵都需要特殊处理，黑边叠加效果不佳，尤其在监视器尺寸较大时，可以明显看出不连续的黑边，破坏了字符/图形显示效果。

现有技术中的两类视频叠加控制器，在需要多路视频叠加的使用场合时，需要重新配置电路，致使电路复杂，PCB的面积增加，从而导致系统的集成度下降，成本上升。尤其是在使用MB90092芯片时，多路视频叠加中的每路视频叠加控制器都需要单独配置一个存储用户字符/图形的ROM或者FLASH ROM，导致成本大幅度上升。

发明内容

为解决上述现有技术中所存在的问题，本发明提供了一种基于FPGA实现的，可以同时将单色字符/图形叠加到多路非同步视频信号中的多通道OSD视频叠加控制器。

本发明为解决公知技术中存在的技术问题所采取的技术方案是：

本发明的多通道OSD视频叠加控制器，其结构是基于FPGA实现的，字符/图形的叠加采用位图方式，包括：可以和用户进行数据交互的串并行CPU接口模块；用于视频叠加状态设置的状态寄存器模块；用于缓冲用户输入的视频叠加数据的数据缓冲区模块；多路视频信号处理模块；暂存多路视频显示数据的显示缓冲区模块；根据显示缓冲区模块中数据的内容产生叠加控制信号和叠加信息的多路视频字符/图形叠加控制模块；响应视频信号处理模块的数据读取请求和数据缓冲区数据写入请求信号进行数据读写控制的视频叠加OSD控制器模块和存储器接口模块。

本发明还可以采用如下技术措施：

所述的CPU接口模块包括串行接口和并行接口，用户通过由所述串行或者并行CPU接口之一，可以写入或者读出状态寄存器信息；状态寄存器存储每路视频的字符/图形叠加位置、叠加像素宽度和是否允许叠加字符/图形的信息；将多路视频的字符/图形的叠加信息预先写入数据缓冲区模块，数据缓冲区模块可以缓存字符/图形叠加数据。

所述的多路视频信号处理模块，分别处理多路非同步视频信号，产生正确的行数据读请求信号，并且可以根据状态寄存器设置的叠加偏移地址产生叠加位置偏移使能，根据显示使能状态寄存器产生显示使能信号。

所述的OSD控制器模块对多路视频信号处理模块发出的数据读取请求信号和数据缓冲区模块中的数据信号进行协调；在接收到多路视频信号处理模块发出的数据读请求后，从存储器中读出该行要叠加的字符/图形数据到对应视频显示缓冲区模块中，显示缓冲可以缓存该路视频的显示数据，OSD控制器如果发现数据缓冲区中有数据要写入存储器时，则等待叠加空闲时将数据写入到存储器中。