[发明专利]高选择比混合叠层屏蔽膜的制备方法

说明书

技术领域

本发明涉及一种屏蔽膜的制备方法，尤其是一种等离子增强化学气相淀积工艺中高选择比混合叠层屏蔽膜的制备方法。

背景技术

对半导体工艺而言，表面钝化一直是半导体器件和电路中的一项重要的研究课题。好的屏蔽膜是半导体器件性能和可靠性的基础。随着半导体工艺的发展，许多单层的钝化结构已经很难满足器件和电路性能的要求，多层钝化结构应运而生。而SiO₂和Si₃N₄作为常用的屏蔽膜材料，在器件和电路中有着广泛的应用，其混合叠层的应用也很普遍。而在作为混合叠层的屏蔽膜使用时，其后进行的湿法腐蚀工艺中常常要求有选择地去掉这种屏蔽膜的某些部分，而其外形尺寸与光刻时基本无变化，即两层中有一层基本不发生腐蚀，这就需要这种屏蔽膜有普通淀积方法很难得到的较高的选择比。

发明内容

本发明要解决的技术问题是提供一种提高湿法腐蚀中SiO₂和等离子增强化学气相淀积法淀积的Si₃N₄间腐蚀选择比的高选择比混合叠层屏蔽膜的制备方法。

为解决上述技术问题，本发明方法采用下述工艺步骤：(1)、采用等离子增强化学气相淀积法淀积Si₃N₄层或SiO₂层；

(2)、对上步骤中淀积的Si₃N₄层或SiO₂层进行氧化；

(3)、采用等离子增强化学气相淀积法淀积与前一淀积层不相同的SiO₂层或Si₃N₄层；

(4)、对上步骤中淀积的SiO₂层或Si₃N₄层氧化致密；

其中，所述Si₃N₄层的氧化采用湿氧氧化，氧化温度为800℃-1100℃，氧化时间为1.5h-2.5h；所述SiO₂层的氧化采用湿氧氧化，氧化温度为800℃-1000℃，氧化时间为0.25h-1.5h。

采用上述技术方案所产生的有益效果在于：本发明分别对淀积的Si₃N₄层和SiO₂层进行氧化，提高二者之间的的选择比，得到高选择比的Si₃N₄和SiO₂混合叠层屏蔽膜。本发明方法所得到的屏蔽膜在后续的腐蚀工艺中，能更好的控制图形尺寸，加工更加精细。本发明方法中，采用湿氧氧化工艺时，可有效的缩短氧化时间，提高氧化效果。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1是本发明的SiO₂和Si₃N₄的混合叠层结构示意图；

图2是本发明另一种SiO₂和Si₃N₄的混合叠层结构示意图；

图3是图1结构经光刻并部分去除Si₃N₄层后形成的结构示意图；

图4是图3结构经缓冲液恒温腐蚀后形成的结构示意图；

图5是图2结构经光刻后形成的结构示意图。

图6是图5结构经缓冲液恒温过腐蚀后形成的结构示意图。

具体实施方式

实施例1：1、先将基片清洗，去除附着在表面的有机物和金属离子；然后PECVD(等离子增强化学气相淀积)淀积厚度为的Si₃N₄层，淀积温度在250-350℃之间。

2、在氧化炉内，用通过沸腾的去离子水的携带水气的氧气，氧化Si₃N₄层2h，氧化温度为950℃。

3、在上述的Si₃N₄层上PECVD淀积厚度为的SiO₂层，淀积温度在250-350℃之间。

4、在氧化炉内，用通过沸腾的去离子水的携带水气的氧气，氧化SiO₂层1h，氧化温度为900℃。