[发明专利]一种基于CTGAL的绝热FIFO电路

权利要求书

1、一种基于CTGAL的绝热FIFO电路，主要由存储电路、读/写操作控制电路和空/满标志产生电路组成，其特征在于所述的存储电路包括成四行四列分布的十六个存储模块，所述的读/写操作控制电路包括写地址低位计数器、读地址低位计数器、写地址高位计数器、读地址高位计数器及写选择电路组和读选择电路组，所述的空/满标志产生电路的满信号的反信号输出端与所述的写地址低位计数器的功率时钟源输入端连接，所述的空/满标志产生电路的空信号的反信号输出端与所述的读地址低位计数器的功率时钟源输入端连接，所述的写地址低位计数器的进位信号输出端经过一级CTGAL缓冲器与所述的写地址高位计数器的功率时钟源输入端连接，所述的读地址低位计数器的进位信号输出端经过一级CTGAL缓冲器与所述的读地址高位计数器的功率时钟源输入端连接，所述的读地址低位计数器通过读地址列译码器后经过一级CTGAL缓冲器与所述的存储电路中的对应的存储模块连接，所述的写地址低位计数器通过写地址列译码器与所述的存储电路中的对应的存储模块连接，所述的读地址高位计数器通过读地址行译码器后经过一级CTGAL缓冲器与所述的存储电路中的对应的存储模块连接，所述的写地址高位计数器通过写地址行译码器与所述的存储电路中的对应的存储模块连接，所述的写选择电路组和所述的读选择电路组分别与所述的存储电路中的对应的存储模块连接，所述的写地址列译码器的输出端经过一级CTGAL缓冲器与所述的写选择电路组的功率时钟源输入端连接，所述的读地址列译码器的输出端经过九级CTGAL缓冲器与所述的读选择电路组的选择信号输入端连接。

2、如权利要求1所述的一种基于CTGAL的绝热FIFO电路，其特征在于所述的存储模块包括八个双端口存储器，所述的双端口存储器包括存储单元和敏感放大器，所述的存储单元由二个首尾串接而成的反相器和二对存取晶体管构成，所述的存储单元与直流电源连接，所述的敏感放大器为CTGAL基本电路，所述的读地址列译码器的输出端经过九级CTGAL缓冲器与所述的敏感放大器的功率时钟源输入端连接。

3、如权利要求1所述的一种基于CTGAL的绝热FIFO电路，其特征在于所述的写地址低位计数器和所述的读地址低位计数器分别由七个CTGAL与门、二个CTGAL或门和二个CTGAL基本电路组成，所述的写地址高位计数器和所述的读地址高位计数器分别由六个CTGAL与门、二个CTGAL或门和二个CTGAL基本电路组成，所述的写地址低位计数器中的所述的CTGAL与门和所述的CTGAL或门的功率时钟源输入端与所述的空/满标志产生电路的满信号的反信号输出端连接，所述的读地址低位计数器中的所述的CTGAL与门和所述的CTGAL或门的功率时钟源输入端与所述的空/满标志产生电路的空信号的反信号输出端连接，所述的写地址高位计数器中的所述的CTGAL与门和所述的CTGAL或门的功率时钟源输入端经过一级CTGAL缓冲器与所述的写地址低位计数器的进位信号输出端连接，所述的读地址高位计数器中的所述的CTGAL与门和所述的CTGAL或门的功率时钟源输入端经过一级CTGAL缓冲器与所述的读地址低位计数器的进位信号输出端连接。

4、如权利要求1所述的一种基于CTGAL的绝热FIFO电路，其特征在于所述的空/满标志产生电路包括读标志电路、写标志电路、地址标志电路、空标志电路和满标志电路，所述的读标志电路和所述的写标志电路分别由一个CTGAL同或门和一个CTGAL基本电路组成，所述的地址标志电路由四个CTGAL异或门和两个CTGAL与门组成，所述的空标志电路由一个CTGAL异或门和一个CTGAL与非门组成，所述的满标志电路由一个CTGAL同或门和一个CTGAL与非门组成，所述的写标志电路的输入端与所述的写地址高位计数器的最高位地址输出端连接，所述的读标志电路的输入端与所述的读地址高位计数器的最高位地址输出端连接，所述的写地址低位计数器的输出端和所述的读地址低位计数器的输出端、所述的写地址高位计数器的输出端和所述的读地址高位计数器的输出端、所述的写标志电路的输出端和所述的读标志电路的输出端分别与所述的地址标志电路的四个CTGAL异或门的输入端连接。